

HiperLCS-2 チップセット

600 V ハーフブリッジ、同期整流及び FluxLink フィードバックを内蔵したオフライン LLC スイッチング電源用 IC

製品ハイライト

高集積化、実装スペースの小型化

- 最大 98.1% の効率
- 非常に少ない部品点数、実装面積が小さいパッケージ
- ヒートシンクを追加することで最大出力 1650 W
- セルフバイアス起動
- 600 V ハーフブリッジ、耐久性に優れたファストリカバリー ボディダイオード、自動デッドタイム、ハードスイッチ検出、電流センス、温度検出
- HB 自動デッドタイム及びハードスイッチ検出
- 選択可能なセンター周波数 (90, 120, 180, 240 kHz)
- 二次側検出とフィードバック制御によって高速過渡応答を実現
- 同期整流ドライバ
- FluxLink™ 内蔵、HIPOT 絶縁制御リンク

EcoSmart™ - 高エネルギー効率

- 入力センサ回路を有し、無負荷時消費電力はわずか 65 mW
- 0-100% 負荷ステップで出力は常にレギュレーション範囲内
- 世界中のあらゆるエネルギー効率規制に容易に適合

優れた保護/安全性

- HB 及び SR シュートスルーパrotect
- 起動時のピンオープン/短絡確認
- システム短絡、過熱、HB OCP、FB オープン、高速入力電圧 UV/OV、及び PMAX 保護

スケーラブルな電力供給

- アダプタの場合 80 W – 1440 W (自然対流)
- オープンフレーム 520 W – 1650 W (強制空冷)

オプション機能

- 出力 OVP/UVP に対するオートリストートまたはラッチ停止による異常応答
- ラッチまたはヒステリシスの一次側過熱保護
- 外部異常検出及びリモートオン/オフ
- 突入電流リレー ドライブ出力ピン
- PFC 段に起動バイアスを提供

安全規格及び規制に完全に準拠

- 絶縁耐圧 4000 VAC を超える強化絶縁
- UL1577 絶縁耐圧 4000VAC(最大)、CQC 及び TUV(EN62368-1) 安全認証を取得

用途

- 最大 1650 W 連続の高効率電源
- 一般用電気製品 – TV、PC、電動自転車、電動 2 輪/3 輪、及び電動工具充電器

概要

HiperLCS™-2 チップセットは、ヒートシンクなしで最大 220 W、ヒートシンクありで最大 1650 W の電源で、高効率化及び小型化を実現します。この IC チップセットを使用すると、LLC 共振型コンバータの設計と製造が簡素化されます。LCS726x 一次側デバイスには、制御、レベルシフト、ドライブ、セルフバイアス起動を備え、600 V FREDFET がハーフブリッジの配置で搭載されています。LSR2000C マスター コントローラ デバイスは、強化絶縁フィードバック、出力検出、SR の管理を提供します。

HiperLCS-2 には、入力過電圧及び低電圧保護、出力過電圧及び過熱シャットダウン保護を含めた複数の保護機能が内蔵されています。デバイス異常応答オプションは、充電器、アダプタ、民生用電気機器、産業用システムなどの用途で必要とされるラッチ動作とオートリストート動作の一般的な組み合わせをサポートしています。




図 1. 標準的なアプリケーション回路図。

出力電力テーブル

パワーデバイス	安全絶縁 デバイス	385 VDC ±5%		
		アダプタ ¹	強制空冷 ²	ピーク電力 ³
LCS7260C	LSR2000C	80 W	N/A	135 W
LCS7262C		120 W	N/A	205 W
LCS7265C		220 W	N/A	375 W
LCS7265Z		460 W	520 W	780 W
LCS7268Z		720 W	830 W	1225 W
LCS7269Z		1440 W	1650 W	2450 W

テーブル 1. 出力電力テーブル

注:

1. 電源装置: 周囲温度 40°C、標準的な換気なしの密閉型標準サイズ アダプタでの最小連続電力。
最大出力電力は、設計によって異なりますが、 T_j が 110 °C 未満の条件で適用されます。
2. 強制空冷: ヒートシンクヒエアフローの組み合わせにより、 $T_j < 110$ °C を十分に維持可能
3. 電源装置: 最小のピーク電力容量(熱制限なし)。
ここで、Duty (Pk) = $P(pk\ 50\ ms) / P(adapter) \leq 170\%$ 。

図 2. 一次側パッケージ。
(左) POWeDIP-20B
(右) InSOP-24C
の上面図。図 3. HiperLCS2-SR。
安全絶縁パッケージ。
InSOP-24D 上図




図 4. 一次側コントローラ (ローサイド及びハイサイド)、ブロック図。




図 5. 安全絶縁及び二次側コントローラ ブロック図。

ピン機能の説明 – 一次側デバイス LCS726xC

ローサイド

PRIMARY GROUND (GD) (Pin 1)

一次側ゲートドライブ グランド。一次側供給ピン (BPL) に容量的にデカップリングする必要があります。

BURST MODE (BM) (Pin 2)

ディープバーストモード動作を示す小信号出力。外部の一次側回路を制御するために接続できます。

PRIMARY GROUND (GP) (Pin 3)

小信号一次側グランド。一次側 5 V (5VL) ピンに容量的にデカップリングする必要があります。

NO CONNECTION (NC) (Pin 4)

ピンは接続されていません。オープンのままにします。

BYPASS LOW-SIDE (BPL) (Pin 5)

一次側ローサイドデバイスの電源ピン。一次側 ゲート ドライブ グランド (GD) ピンに容量的にデカップリングする必要があります。

PRIMARY LOW-SIDE 5 V (5VL) (Pin 6)

一次側ローサイドの小信号 5 V IC 供給ピン。絶縁デバイス (LSR2000) の一次側にバイアス電力も提供します。5VL は一次側小信号グランド (GP) に容量的にデカップリングする必要があります。

FLUXLINK INPUT (FL) (Pin 7)

FLUX LINK 信号の小信号入力。

PROGRAM PRIMARY (PP) (Pin 8)

ユーザー構成選択部品の小信号接続。一部の構成では、パワーグッド (リモートオン/オフ) 信号を受信するための小信号電流入力としても使用されます。同様に、一部の構成では、外部異常用の小信号電流入力として使用されます。このピンは、異常状態中にロジックペル エラー コードも出力します。

NO CONNECT (NC) (Pin 9)

ピンは接続されていません。オープンのままにします。

PRIMARY GROUND (GP) (Pin 10)

小信号一次側グランド。一次側 5 V (5VL) ピンに容量的にデカップリングする必要があります。

NO CONNECT (NC) (Pin 11)

ピンは接続されていません。オープンのままにします。

LINE SENSE (L) (Pin 12)

高電圧、小信号の電流入力ピン。入力電圧の検出に使用されます。一部の構成では、デバイスの起動を制御するためのパワーグッド (リモートオン/オフ) 信号を受信するための小信号入力としても使用されます。




図 6. HiperLCS2 一次側 LCS726XC, InSOP-24C (底面図.)

ハイサイド

NO CONNECT (NC) (Pin 13)

ピンは接続されていません。オープンのままにします。

HIGH-SIDE 5 V (5VH) (Pin 14)

一次側ハイサイドの小信号 5 V IC 供給ピン。ハーフブリッジ (HB) に容量的にデカップリングを行う必要があります。注: このピンはハーフブリッジのスイッチング電圧でフロートしており、一次側グランドに対して高電圧になることがあります。

BYPASS HIGH-SIDE (BPH) (Pin 15)

一次側ハイサイドデバイスの電源ピン。ハーフブリッジ (HB) ピンに容量的にデカップリングを行う必要があります。注: このピンはハーフブリッジのスイッチング電圧でフロートしており、一次側グランドに対して高電圧になることがあります。

HALF-BRIDGE (HB) (Pin 16 ~ 19 及び背面 HB パッド)

ローサイド MOSFET のドレインとハイサイド MOSFET のソースの高電圧・高電流接続ポイント。ハーフブリッジ ノードは通常、一次側グランドと一次側入力バス (HD) 間で切り替わります。

SOURCE (S) (Pin 24)

ハーフブリッジ スイッチ電流用の高電流パワー グランドリターン。同様に、他の小信号一次側グランドと同じ電位になります。

HD (背面はんだパッド)

高電流、ハイサイド MOSFET ドレイン、及びシステムの高電圧入力バスとの接続。




図 7. 一次側パッケージ。
(右上) InSOP-24C 上面図
(右下) InSOP-24C 底面図

ピン機能の説明 – 一次側デバイス LCS726xZ

ローサイド

NO CONNECT (NC) (Pin 1)

ピンは接続されていません。オープンのままにします。

LINE SENSE (L) (Pin 2)

高電圧、小信号の電流入力ピン。入力電圧の検出に使用されます。一部の構成では、デバイスの起動を制御するためのパワーグッド (リモートオン/オフ) 信号を受信するための小信号入力としても使用されます。

NO CONNECT (NC) (Pin 3)

ピンは接続されていません。オープンのままにします。

PRIMARY GROUND (GP) (Pin 4)

小信号一次側グランド。一次側 5V (5VL) ピンに容量的にデカップリングする必要があります。

PROGRAM PRIMARY (PP) (Pin 5)

ユーザー構成選択部品の小信号接続。一部の構成では、パワーグッド (リモートオン/オフ) 信号を受信するための小信号電流入力としても使用されます。同様に、一部の構成では、外部異常用の小信号電流入力として使用されます。また、このピンは、異常状態中に論理レベル エラー コードも出力します。

FLUXLINK INPUT (FL) (Pin 6)

FLUX LINK 信号の小信号入力。

PRIMARY LOW-SIDE 5 V (5VL) (Pin 7)

一次側ローサイドの小信号 5V IC 供給ピン。絶縁デバイス (LSR2000) の一次側にバイアス電力も提供します。5VL は一次側小信号グランド (GP) に容量的にデカップリングする必要があります。

BYPASS LOW-SIDE (BPL) (Pin 8)

一次側ローサイドデバイスの電源ピン。一次側ゲート ドライブ グランド (GD) から容量的にデカップリングする必要があります。

BURST MODE (BM) (Pin 9)

ディープバーストモード動作を示す小信号出力。外部の一次側回路を制御するために接続できます。

PRIMARY GROUND (GD) (Pin 10)

一次側ゲート ドライブ グランド。一次側供給ピン (BPL) に容量的にデカップリングする必要があります。

ハイサイド

SOURCE (S) (Pin 11)

ハーフブリッジ スイッチ電流用の高電流パワー グランドリターン。同様に、他の小信号一次側グランドと同じ電位になります。

BYPASS HIGH-SIDE (BPH) (Pin 13)

一次側ハイサイドデバイスの電源ピン。ハーフブリッジ (HB) ピンに容量的にデカップリングを行なう必要があります。注: このピンはハーフブリッジのスイッチング電圧でフロートしており、一次側グランドに対して高電圧になることがあります。

HIGH-SIDE 5 V (5VH) (Pin 14)

一次側ハイサイドの小信号 5V IC 供給ピン。ハーフブリッジ (HB) に容量的にデカップリングを行なう必要があります。注: このピンはハーフブリッジのスイッチング電圧でフロートしており、一次側グランドに対して高電圧になることがあります。

HALF-BRIDGE (HB) (Pin 15)

ローサイド MOSFET のドレインとハイサイド MOSFET のソースの高電圧・高電流接続ポイント。ハーフブリッジ ノードは通常、一次側グランドと一次側入力バス (HD) 間で切り替わります。

NO CONNECT (NC) (Pin 16 ~ 18)

ピンは接続されていません。オープンのままにします。

HD (ピン背面はんだパッド) (Pin 20)

高電流、ハイサイド MOSFET ドレイン、及びシステムの高電圧入力バスとの接続。

背面パッド

POWeDIP パッケージの背面にあるこのサーマル パッドは、電気伝導性がありません。これは、内部スイッチング電圧から機能的に電気絶縁します。POWeDIP パッケージは、追加の電気絶縁なしで、直接金属ヒートシンクに接続できます。

上部及び下部のスクリュー穴

POWeDIP パッケージにある上部及び下部のスクリュー穴は、M2 ネジを使用することを想定しております。このネジは、推奨の設定に従って締め付けてください。

POWeDIP の実装方法:

パッケージとヒートシンク間にサーマル グリースを使用してください。

M2 x 0.4 ネジと M2 金属ワッシャーを使用してください。

2つのネジでパッケージをヒートシンクに緩く取り付けて、パッケージが中央に配置されていることを確認してください。

1. 1つ目のネジを軽く締めて安定させます
2. 2つ目のネジを軽く締めて安定させます
3. 1つ目のネジをもう一度、最大 1.0 in-lb まで締めます
4. 2つ目のネジをもう一度、最大 1.0 in-lb まで締めます




図 8. HyperLCS2 一次側 LCS726xZ、POWeDIP-20B (上面図。)



図 9. POWeDIP-20B パッケージ LCS726xZ。

ピン機能の説明 – 安全絶縁及び二次側デバイス LSR2000C

SECONDARY 5 V (5VS) (Pin 1)

二次側IC駆動用の外部デカップリング コンデンサの接続ポイントです。
二次側グランド (GSB) に容量的にデカップリングする必要があります。

SECONDARY GROUND (GSB) (Pin 2)

二次側小信号グランド (5VS、IS、CMP、FB、PS)。

WINDING SENSE (IS) (Pin 3)

外付け抵抗及びコンデンサに対する二次側小信号電流入力接続

COMPENSATION (CMP) (Pin 4)

外付け周波数補償抵抗・コンデンサネットワークへの二次側小信号接続

FEEDBACK (FB) (Pin 5)

二次側制御に対する二次側小信号フィードバック信号

PROGRAM SECONDARY (PS) (Pin 6)

ユーザー構成選択部品の二次側小信号接続。このピンは異常時にロジックレベル異常コードも出力します。

SECONDARY BYPASS (BPS) (Pin 7)

二次側デバイスの二次側電源ピン。

SR GATE2 DRIVE (G2) (Pin 8)

二次側の第 1 出力相の同期整流器 (SR) MOSFET を駆動するための出力。

SR GATE1 DRIVE (G1) (Pin 9)

二次側の第 2 出力相の同期整流器 (SR) MOSFET を駆動するための出力。

SR DRAIN2 SENSE (D2) (Pin 10)


SR DRAIN/SOURCE 電圧を検出するための二次側中電圧小信号入力。

SR DRAIN1 SENSE (D1) (Pin 11)

SR DRAIN/SOURCE 電圧を検出するための二次側中電圧小信号入力。

SECONDARY GROUND (GSA) (Pin 12)

二次側 (BPS、G1、G2、D1、D2) の電源 グランド。



PI-8893-031721

図 10. HyperLCS-2 安全絶縁及び二次側 LSR2000C, InSOP-24D (上面図)。

NO CONNECT (NC) (Pin 13)

接続されていません。オープンのままにします。

FLUXLINK (FL) (Pin 14)

FluxLink の一次側の小信号出力ピン。

PRIMARY 5V (5VL) (Pin 15)

一次側 IC 供給用の、外付け一次側デカップリング コンデンサの一次側接続ポイント。一次側グランド (GP) に容量的にデカップリングを行う必要があります。

PRIMARY GROUND (GP) (Pin 16 ~ 19)

一次側 BYPASS ピンの一次側グランド基準です。

NO CONNECT (NC) (Pin 24)

接続されていません。オープンのままにします。




図 11. HyperLCS2-SR、安全絶縁パッケージ。
InSOP-24D (上面図), InSOP-24D (底面図)。

HyperLCS-2 の基本動作

HyperLCS-2 は、高効率共振 ZVS による可変周波数コンバータである、ハーフブリッジ LLC コンバータ用に設計されています。

HyperLCS-2 は、パワーデバイスと絶縁デバイスの 2 つのデバイスを備えたチップセットです。パワーデバイス (LCS726x) は絶縁バリアの一次側にあり、LLC コントローラと内蔵のハイサイド/ローサイドドライバ及びハーフブリッジパワー MOSFET が含まれています。絶縁デバイス (LSR2000) は絶縁バリアをまたいで、パワーデバイス（一次側デバイス）との通信を容易に行えるようにします。絶縁デバイスには二次側コントローラと SR ドライバも含まれています。HyperLCS-2 は最大 240 kHz の公称周波数で動作できます。また、極めて高い変換効率と、少ない部品点数、耐久性に優れた保護機能も提供します。

HyperLCS-2 一次側パワーデバイスの動作

起動時の自己バイアス

HyperLCS-2 は自己給電方式で起動します。つまり、システムが HD ピンに高電圧バスを提供すると、それ以降は HyperLCS-2 デバイス自体で動作を行います。自己給電は、内部高電圧電流源を使用して実現されます。最初の電流源は、HD ピンと BPL ピンの間に接続されます。HD に電圧が加えられると、BPL はこのピンに接続されているすべてのコンデンサへの充電を開始します。低いプリチャージ電流によって初期の充電電圧が確立され、その後 BPL 電圧が上昇するにつれて充電電流が大幅に増加し、起動時間を短縮します。この BPL 充電の高電流能力により、HyperLCS-2 は PFC 段にバイアス電力を供給し、HyperLCS-2 よりも先に PFC のスイッチングを開始させることができます。BPL の自己充電が目標電圧に達すると、ヒステリシス制御に移行します。通常動作中は、(トランジistorのバイアス巻線から) 外部バイアスが印加されると、内部電流源は無効になります。BPH ピンの充電は BPL とほぼ同様の方法で行われますが、HD から BPH への充電電流は BPL よりも低くなります。外部バイアスが利用可能になると、BPH ピンの内部充電電流も同様に無効になります。

LLC コンバータのスイッチングを適切に開始するにはハーフブリッジと共振コンデンサの電圧が既知の状態（できればゼロに近い状態）であることが望ましいと考えられます。HyperLCS-2 は、HB ピンに接続された高電圧電流源を使用してこの機能を実現します。この HB 電流源は、スイッチングを開始する前に、共振タンク部品を事前に調整して電流をグランド（リターン）に引き込みます。つまり、初回起動またはリスタートを行うと、HyperLCS-2 は常に既知のタンク状態で起動します。その結果、HyperLCS-2 は 2 回目のスイッチ エッジで共振スイッチングを実行できるようになります。ハイサイドデバイスが UV を下回っている間、事前に調整される HB 電流源はスイッチング前に有効になります。

すべての充電状態が完了して、すべての低電圧状態が解消されると、HyperLCS-2 は、まずハイサイドパワー MOSFET でスイッチングを開始します。

一次側ソフトスタート機能の起動

HyperLCS-2 は、選択されたスイッチング周波数範囲の最大値の約 1.5 倍の周波数で、一次側スイッチングを開始します。共振タンクに電流が蓄積されるようにスイッチング周波数は急速に低下します。共振タンクがターゲット電流 ($I_{HB(OVOL)}$) に達すると、周波数は間接的に調整されて、このレベルのタンク電流が維持されます。その結果、システム出力コンデンサでは、非常に高出力の電流源と同等の結果が得られ、出力コンデンサの電圧は単調に上昇します。出力電圧上昇の正のスルーレートは、共振タンクと出力コンデンサの値の関数になります。選択可能なスレッシュホールドは 2 つあります ($I_{HB(OVOL)}$ と $I_{HB(OVL)}$)。上位の $I_{HB(OVOL)}$ はデフォルト値であり、入力電圧 UV/OV 機能の L ピンで選択されます。下位の $I_{HB(OVL)}$ は L ピンを接地し、代わりに PP ピンの PG 機能を使用することによって選択されます。 $I_{HB(OVL)}$

を選択すると、出力電圧の正の起動スロープが緩やかになり、出力オーバーシュートの大きさが最小限に抑えられます。アクティブな PFC 昇圧入力バスを使用するシステムの場合は、 $I_{HB(OVL)}$ を選択することが推奨されます。この選択を行うには、PFC 昇圧によってパワーグッド (PG) 信号を PP ピンに供給する必要があります。任意の出力負荷を接続すると、出力電圧の立ち上がりは緩やかになりますが、出力電圧スロープの極性は変化しません。出力電圧がレギュレーションに近づくまで、一次側によるスイッチング制御が継続され、その時点で二次側がスイッチング制御を引き継ぎます。

自動デッドタイム

LLC コンバータは、正電圧とリターン電圧がパワー MOSFET を介して中間点またはハーフブリッジノードに順次接続される構造を持っています。ハーフブリッジは共振タンクネットワークに接続され、通常はパワーリターン（グランド）に直列接続され、出力負荷に結合されます。ハイサイドパワー MOSFET 及びローサイドパワー MOSFET は、順番に駆動されます（いずれの MOSFET も同時にオンになりません）。オン時間中、共振タンクは出力に一部のエネルギーを提供し、残りのエネルギーを保存します。最初のパワー MOSFET がオフになると、2 番目のパワー MOSFET がオンになるまでに一定のデッドタイムが発生します。デッドタイム中は共振タンクに蓄積された残りのエネルギーの一部はハーフブリッジの集中容量に電流を循環させ続け、ハーフブリッジ電圧を次のスイッチに向けて上昇させます。ハーフブリッジ電圧の上昇は、電圧が MOSFET のボディダイオードによってクランプされるか (ZVS)、タンクのエネルギーがなくなる (非 ZVS) まで続きます。LLC コンバータの目標は、常に ZVS 動作 (ゼロ電圧スイッチング) で動作することです。このとき、パワー MOSFET がオフになる前に、次のパワー MOSFET の電圧がゼロに近づきます。この状態になると、MOSFET 容量 (COSS) による損失がほぼゼロになります。最初のパワー MOSFET がオフになった後、HyperLCS-2 自動デッドタイム機能が、コントローラーがハーフブリッジ電圧の上昇の終了を検出するか、異常が発生して、最大デッドタイムに達するまで、2 番目のパワー MOSFET をオフにします。この状態の後に 2 番目のパワー MOSFET はオフになります。特定の LLC コンバータのデッドタイムは、入力電圧と出力負荷によって変わることがあります。HyperLCS-2 は、90 ~ 500 ns の範囲でデッドタイムを自動的に調整します（デッドタイムが 150 ns に固定されている LCS7269Z を除く）。

周波数の範囲	最小	定格	最大	開始	単位
0	23	90	135	167	kHz
1	30	120	183	227	kHz
2	45	180	270	333	kHz
3	60	240	366	455	kHz

テーブル 2. 一次側及び二次側周波数範囲の選択の表。PP ピンの抵抗を介した PP ピン抵抗による一次側デバイスの周波数範囲選択（データ表を参照）。部品番号による二次側デバイスの周波数範囲選択。

一次側の保護と異常応答

二次側コントローラが、一次側スイッチングの開始後 32 ms 以内にウェイクアップしない場合、パワーデバイスは異常を検知します。二次側がウェイクアップしてからさらに 32 ms 以内に二次側制御への引き渡しが実行されない場合、一次側は異常を検知します。すべての異常と同様に、異常管理のマスターは一次側になります。（一次側または二次側の）異常が検知されると、デバイスはラッチ（オフ）または非ラッチの保護動作を開始します。

非ラッチの異常の場合、一次側デバイスはオートリストアを開始します。オートリストアには、長短 2 つの異常応答があります（表 2 を参照）。

二次側制御で動作しているときに異常イベントが検出された場合は、短い異常オートリスタートが発生します。このオートリスタートのオフ時間は、約 250 ms です。一次側制御中に発生した全ての異常では、アナログのオートリスタート応答が発生し、オフ時間は約 5 秒になります。

短いオートリスタートイベントでは、突発的な異常に対して迅速な再起動が可能になります。長いオートリスタートでは、オートリスタートの試行回数とオートリスタートオフ時間の比率が非常に低くなります。これにより、持続的な異常によって部品に過度の電気的ストレスや熱的ストレスが生じることを防止します。

一次側には、異常発生時に堅牢なパフォーマンスを実現するための、複数のデバイス自己保護が含まれています。

電源投入時に、デバイスはデバイスピンの FMEA チェック（異常モード影響解析）を実行します。異常が検出された場合、デバイスはスイッチングを開始しません。ただし、このような FMEA 異常がスイッチング開始前に発生した場合、PP ピンにエラーコードを報告しません。PP ピンの異常報告メッセージは、スイッチング開始後に発生した異常に対してのみ生成されます。

一次側ハーフブリッジ電流は、ローサイド MOSFET がオンの間に内部で検出されます。この機能は、一次側の起動、及び二次側モード時の安全電流制限の両方に使用されます。

一次側デバイスには、（ハイサイド コントローラの）過熱保護機能も組み込まれています。これにより、一次側パッケージ内で過剰な電力消費が防止されます。デバイスには（ローサイドコントローラの）周囲温度を検出する熱保護機能もあり、温度がリストア可能なレベルに低下するまで再起動を防止します。このため、熱による温度の蓄積は防止され、異常状態が繰り返された場合に即座にリストアすることはなくなります。熱の異常が発生すると、ラッチまたは非ラッチ応答（PP ピンで選択）がトリガされます。

L ピンは、低電圧保護及び過電圧保護のための入力電圧を検出します。入力電圧は、L ピンに接続された抵抗を介して結合されます。バースト動作中は L ピンがポーリングされ、システムの消費電力が軽減されます。（バースト以外で）スイッチングが継続する場合は、L ピンが継続的に監視されます。過電圧と低電圧のどちらにも、チャッタリングを防止するヒステリシスを

備えています。低電圧状態から抜け出すと、デバイスはリストアします。ただし、過電圧状態の場合は、条件が存続している間、デバイスのスイッチングはブロックされ、条件が解消されるとスイッチングを継続できるようになります。注：L ピンは、起動時に、グランドに接続されているかどうか、または HD ピンと L ピンの間に抵抗があるかどうかを検出します。L ピンがグランドに接続されている場合は、代わりに PP ピンのパワーグッド入力機能を使用して入力の UV/OV 状態が示されます。

BPL ピンは、ローサイド ドライバとコントローラにメインの電圧を供給します。この電圧は内部で安定化され、5VL ピンに 5 V が供給されます。注：5VL ピンの目的は、絶縁デバイス以外の外部デバイスに電力を供給するためのものではありません。BPH ピンと 5VH ピンは、ハイサイド ドライバに同様な機能を提供します。いずれのピンも、コンデンサを使用してグランドから外部的にデカッピングする必要があります。

低電圧状態を検出するために BPL、5VL、BPH、及び 5VH ピンが監視されます。起動時、デバイスはすべてのピンがそれぞれの UV スレッシュホールドを超えるまでスイッチングを開始しません。これらのピンは通常のスイッチング中も監視され、UV が検出されると、オートリスタートがトリガされます。異常と異なり、BPL、5VL、BPH、5VH で UV 状態が検出されると強制的にリストアされますが、異常は PP ピンに出力されません。

その他の一次側機能

PP ピンは、起動時にユーザーの構成設定（抵抗）を読み取るために使用されます（表 2 を参照）。この設定に従い、一次側の起動周波数範囲（90、120、180、240 kHz）、及び保護動作（ラッチ/非ラッチ）が選択されます。PP ピンは、L ピンがグランドに接続されているときに、外部システム（PFC コントローラなど）からパワーグッド入力信号を受信する場合にも使用されることがあります。上記のとおり、PP ピン（PG）の機能を使用すると、起動電流は低い方の値 ($I_{HB(OVL)}$) に設定されます。これは PFC 昇圧アプリケーションのみを対象とし、 $I_{HB(OVL)}$ が PFC の出力電圧の立ち上がりを緩やかにして出力オーバーシュートを軽減します。同じ PP ピン（PG）信号を、リモート ON/OFF に使用できます。異常などの状態になった場合、PP ピンが外部異常信号を受信することでデバイスを無効にすることもできます。異常状態の場合、PP ピンは、デバッグに役立つデバイス エラー コードの出力にも使用されます。エラー コードは、バイナリー非ゼロ復帰（NRZ）ビットストリームとして出力されます。

一次側デバイスの PP ピン エラー異常コード

Bit	16 進コード	異常アクション	PP ピン エラー異常の名前	概要
31:28	X	I	1111	固定プリアンプル。
27:20	X	I	000 0000 0	固定プリアンプル。
19	X	N	x	
18:16	X	N	xxx	
15	8000h	A/L	HSD_OT	ハイサイド MOSFET 過熱異常。異常発生中は起動スイッチングを防止し、二次制御モードに移行後、再度監視します。
14	4000h	A/L	AMB_OT	ローサイドコントローラの周囲温度過熱異常。異常発生中は起動スイッチングを防止し、二次制御モードに移行後、再度監視します。
13	2000h	I	BPH_UVN	ハイサイド BPH 低電圧。異常発生中は起動スイッチングを防止します。二次制御では監視されません。
12	1000h	I	L_OV	入力過電圧 – この異常 ($L = OV+$) が発生すると、デバイスのスイッチングが停止し、異常が解消されると ($L = OV-$)、再起動が行われます。この異常はすべてのスイッチングモードで監視されます。異常が発生すると HB スイッチングは瞬時に停止します。ただし、異常が LLC 周期の数倍以上継続すると他の異常が発生し、デバイスが自動的にオートリスタートに入る可能性があります。
11	800h	A/L	L_UV	入力低電圧。異常発生時の起動スイッチングを防止します。すべてのスイッチング モードで異常が監視されます。
10	400h	L	EXT_FAULT	PP ピンでの外部異常。この異常をトリガする外部回路が必要です。二次側の V_{OUT} OV 検出に使用されることがあります。
9	200h	I	REM_OFF	PP ピンでのリモートオフ (注: L ピンが使用されていない場合、EXT_FAULT と同時に REM_OFF も生成されます)。異常発生時の起動スイッチングを防止します。
8	X	N	x	
7	80h	A/L	LOST_FL_FAULT	FluxLink の喪失は、起動して二次制御モードに切り替わった後、バーストモードではない場合にのみ監視されます。これは、バーストモードでない場合に、変化がなく静的な FL 信号が検知されてから XXXus 後に発生します。この異常は通常、二次側バイアスが失われ (BPS_UV)、二次側デバイスが動作を停止した場合にトリガされることがあります。

Bit	16進コード	異常アクション	PP ピン エラー異常の名前	概要
6	40h	A/L	100MS_FL_FAULT	バーストオフ時の FluxLink の喪失 (超軽負荷時)。バーストパケットは最低でも 50 ms おきに発生する必要があります。この異常は、100 ms が経過してもバーストパケットが届かなかった場合に発生します。この異常は通常、二次側バイアスが失われ (BPS_UV)、二次側デバイスが動作を停止した場合にトリガされることがあります。
5	20h	A/L	START_FAULT	一次側モード スイッチングの周波数が FMIN に到達。起動時に FMIN に達することは、あまり一般的ではありません。この異常は、共振 LLC タンクの周波数に問題があるか、PP ピンの周波数範囲選択が正しくないことを示している可能性があります。
4	10h	A/L	PCD_SS_FAULT	起動に問題があります。一次側スイッチングの起動後 32 ms 以内に、二次側はウェイクアップコマンドを送信する必要があります。64 ms 以内に二次側制御に引き渡す必要があります。また、起動中に、周波数確認受信信号を受信する必要があります。これらのいずれも行われなかった場合は、エラーが発生します。過度な C_{out} 、過度な負荷、または電力供給不足が発生している可能性があります。
3	8h	A/L	SEC_FAULT	すべての二次側異常が二次側制御によって宣言されている場合、二次側制御異常が一次側コントローラで記録されます。二次側異常の詳細については、PS ピンの異常エラー コードの表を参照してください。
2	4h	A/L	SCD_2PULSE_FAULT	二次側制御時に、二次側が 2 つのパルスメッセージを予期せずに送信しています。異常をトリガするには、3 つのメッセージが必要です。この異常は通常、一次側グランドに接地の問題がある場合、または LLC トランジistor から LSR2000C への磁気結合を行った場合に発生します。
1	2h	A/L	I_SAFETY_LIM	ローサイド MOSFET の安全を保つカレントリミットに異常があります。
0	1h	A/L	FREQ_FAULT	周波数確認エラー。一次側制御 (PP で選択) の周波数範囲が、二次側コントローラから受信した周波数コードと一致しません。PP ピンの抵抗、または二次側コントローラデバイスが正しくない可能性があります。

異常アクション:


A/L = オートリスタートまたはラッチ オフ (テーブル 5 の PP 選択に応じて)、L = ラッチオフ、I = 情報のみ、N = 未使用 (無視)。

テーブル 3. LCS726x – 一次側 PP ピン エラー異常の報告。

LSR2000C – 一次側 PP ピン及び二次側 PS ピン エラー異常ビットストリーム

注 1: 以下の PP ピン エラー異常コードのビットストリームメッセージには、複数の (同時) 異常ビットが含まれることがあります。異常オフ期間中は、PP ピンから異常ビットストリームが繰り返し送信されます。メッセージは最初はビット 15 で開始し、ビット 0 まで続きます。その後、MSB (ビット 31) プリアンプから LSB (ビット 0) まで連続的に繰り返されます。ビット期間が T の場合、ロジック 1 (2/3.T でハイ、1/3.T でロー)、及びロジック 0 (1/3.T でハイ、2/3.T でロー) になります。

次の例は、ハイサイド過熱異常 (HSD_OT) 状態の一次側 PP ピンのビットストリームを示します。



二次側デバイスの PS ピン エラー異常コード

Bit	16進コード	異常アクション	PS ピン エラー異常の名前	概要
31:28	X	I	1111	固定プリアンプル。
27:24	X	I	0000	固定プリアンプル。
23:18	X	N	xxxxxx	
17:16	X	I	FREQ_MODE_INFO	情報のみ: 二次側デバイスの内部周波数範囲の値 (0 ~ 3) を読み取ります。一次側デバイスで報告された周波数確認異常 (FREQ_FAULT) のデバッグに役立ちます。
15:14	X	N	xx	
13	2000h	P	BPS_UV_FLT	BPS 低電圧異常。これにより、二次側コントローラが動作を停止し、起動状態になります。
12	1000h	A/L	SEC_IS_CLK_FLT	IS ピン信号の上昇が検出されない場合、二次側の異常がトリガれます。この異常は、一次側の異常が発生して HB がスイッチングを停止した場合に発生することがよくあります。この異常は、IS ピンの部品が正しくないことを示す場合があります。
11	800h	I	SEC_FB_OV_FLT	FB ピン過電圧異常。注: この異常は、二次側制御に引き渡された後にのみ発生します。
10	400h	N	x	
9	200h	N	x	
8:7	X	N	xx	
6	40h	A/L	SEC_OT_FAULT	二次側コントローラ過熱異常。異常が発生している間はデバイスのスイッチングが停止します。
5	20h	I	SEC_PHINV_FAULT	位相反転異常は、起動して、二次側制御モードに引き渡された後にのみアクティブになります。 V_{IS} クロックが FL クロックと比較されます。800 μ s 異常タイマー中に 2 つのクロックの位相がずれた場合は、異常状態になります。位相反転を伴う累積スイッチングサイクルが必要です。位相が反転していない単一のスイッチングサイクルにより、異常タイマーはリセットされます。
4:3	X	N	x	
2	4h	A/L	VOUT_UV_FLT	出力 UV 異常は、起動して、二次側モードに引き渡された後に発生します。異常は、FB ピンが $V_{FBSTN(TH)}$ 未満の状態を 64 ms の間維持した場合に発生します。CC モード (PPsel6, PPsel7) の場合、この異常は発生しません。
1	X	N	x	
0	1h	A/L	VFB_START_FLT	二次側起動異常。周波数確認の完了 (引き渡し前) から二次側出力電圧 (FB ピンで監視) が 64 ms 以内に規定値に達しない場合、この異常が発生します。CC モード (PPsel6, PPsel7) の場合、この異常は発生しません。

異常アクション:

A = オートリスタートまたはラッチオフ (テーブル 5 の PP 選択に応じて)、P = 起動リセットステージ、I = 情報のみ、N = 未使用 (無視)。

テーブル 4. LSR2000C – 二次側 PS ピン エラー異常の報告。

PP ピンの選択	周波数の範囲	異常応答
0	0	オートリスタート
1	1	オートリスタート
2	2	オートリスタート
3	3	オートリスタート
4	0	ラッチオフ
5	1	ラッチオフ
6	2	ラッチオフ
7	3	ラッチオフ
PP 外部異常	すべて	ラッチオフ

テーブル 5. 一次側 PP ピン機能選択の表。PP ピン選択抵抗値については、データ表を参照してください。

BM ピンは HiperLCS-2 が低負荷で動作していることを示すために使用されます。特に、突入電流バイパス リレーをオン/オフするために使用できます。PFC 昇圧電圧の設定値を変更する場合にも使用できます。

FL ピン入力は、レギュレーション、バースト モード、異常などの二次側通信を受信する際に使用されます。この入力は、絶縁デバイスの FL 出力から 0 ~ 5 V のデジタル信号を受信します。

HiperLCS-2 二次側絶縁デバイスの動作

一次側デバイスとの通信

上記のとおり、一次側デバイスは自律的に起動し、スイッチングを開始します。出力電圧がレギュレーションに近づくまで、一次側は制御状態を維持します。出力電圧がレギュレーションに近づくと、二次側は制御を取得し（一次側は二次側に制御を引き渡し）、以降のすべてのスイッチングは二次側コントローラで制御されます。

二次側デバイスは、FluxLink 絶縁通信を介して一次側デバイスと通信します。通信コマンドには、引き渡し（二次側が制御を取得）、ハーフブリッジ スイッチング、バースト モード、異常状態の宣言が含まれます。

絶縁デバイスの FL 出力は一次側の FL 入力に接続されます。

二次側の保護動作

引き渡しの後、UV イベントが発生するか（一次側または二次側）、異常が発生するまで（一次側または二次側）、二次側は制御状態を維持します。これらのいずれかの状態（UV または異常）になると、制御は一次側制御に戻されます。また、これらのいずれかの状態になると、一次側はオートリスタートを開始します。オートリスタートについては、デバイスには、ラッチ（オフ状態）または非ラッチ（オートリスタート）という 2 つの機能があります。

オートリスタートのオフ期間が過ぎると、一次側制御のセクションで前述したとおり、一次側のリスタートは初回起動時と同じように動作します。

一次側は、すべてのシステムレベルの異常イベントを処理するデバイスです。二次側の異常はすべてプライマリに報告され、最終的なシステムレベルの異常応答は一次側から送信されます。

二次側制御

出力電圧が規定値に近づくと、二次側はスイッチングの制御を取得します。二次側制御の状態になると、二次側デバイスは 3 つの信号を使用して閉ループ制御を行います。出力電圧からの FB ピン信号は、抵抗分割回路を介して結合されます。この FB ピン電圧は、出力電圧をスケーリングしたものです。FB ピンは、内部の 3.75 V DC を基準にしたエラー信号を生成します。エラー信号は、OTA（オペレーションナル ロンスコンダクタンス アンプ）を介して、電圧から電流に変換され、エラー電流信号の形式で、CMP ピンに出力されます。OTA アンプのゲインは、エラー信号の大きさに依存します。ゲインは、小さなエラーでは低ゲイン（1x など）になり、エラーがスレッシュホールドを超えると、増大して高ゲイン（4x など）になります。この非線形アンプ（NLA）により、非常に高速な大信号過渡応答が可能になります。

CMP ピンは、外部抵抗・コンデンサ補償ネットワーク（2 つの極、1 つのゼロ）に結合されます。適切な位相ゲイン応答を実現するには、この補正ネットワークを調整します。エラー電流信号は補償ネットワークによって積分され、フィルタされます。システムがレギュレーション状態の場合、エラー電流信号は極めて小さいはずです。したがって、小さな電流によって引き起こされる CMP 電圧（補償ネットワーク）の変動は非常に小さくなります。漏れ信号と磁気信号の両方が該当します。

IS ピンは、トランジスタの巻線電圧を検出します。センス巻線はトランジスタの一次側（リーク信号と励磁信号の両方）に結合され、メインの出力電圧巻線と同程度の電圧を生成します。IS ピンには内部に 2.5 V のクラップがあります。センス巻線電圧は（コンデンサを介して）AC 結合され、抵抗を使用して電流に変換され、IS ピンに供給されます。電流の大きさは低く、35 μA 未満であるため、システム損失は最小限に抑えられます。

IS ピンの AC 結合電流信号は、内部で、CMP ピン電圧と比較されます。両方の電圧が交差すると、ハーフサイクルが終了します。

IS ピン信号には、一次側入力電流に関する情報などが含まれます。これは、システム全体で電流モード制御が行われることを意味します。制御システムは周波数を直接制御しませんが、時間領域内でハーフサイクル単位の制御を行います。ただし、周波数は制御ループの間接的な関数であるため、安定状態になると周波数は安定し、共振タンク、入力電圧、及び出力電力などの関数になります。

PS ピンの選択	バースト スレッシュホールド (%) **
0	15
5	約 2

テーブル 6. 二次側 PS ピン機能の選択の表。PS ピン抵抗を介して選択されます（データ表を参照）。**最大連続システム出力電力に対するおおよそのバーストの割合。抵抗値については、38 ページの LSR2000 データテーブルを参照してください。

バーストモード

CMP ピン電圧は、一次側入力電流の平均に反比例して変化します。この CMP 電圧は、システムがバーストモードに入るタイミングを決定するために使用されます。CMP バースト スレッシュホールドは入力電圧に対して補正されるため、バースト開始点は、入力電圧範囲全体にわたって、比較的同程度の電力レベルになります。HiperLCS-2 において、バーストモードが使用されるのには、複数の理由があります。バーストを使用する 1 番目の理由は、システム効率を維持するためです。最大周波数モードの場合、負荷が

10% を下回ると、通常はシステム効率が大幅に低下します。そのため、最初の目標は、負荷が 10% になる前にバーストモードに移行することです。スイッチング頻度を下げるとともに、スイッチングのハーフサイクルあたりの供給電力を約 10% に維持することで、レギュレーションの安定化を実現します。

2 番目の目的は、バースト状態になった後の出力レギュレーションを維持することです。これは、3 つのバーストモードを使用して実現されます。

3 番目の目的は、バースト状態になった後のスイッチング周波数エンベロープを LLC トランスの可聴共振周波数より十分低く維持することです。LLC トランスの可聴/機械共振周波数は、通常は 7 ~ 12 kHz の範囲になります。したがって、HiperLCS-2 はバースト時にスイッチング周波数エンベロープを約 1 kHz 未満に維持しようとします。トランスの可聴共振周波数よりも十分に低いということは、トランスからのノイズがほとんど、またはまったくないことを意味します。

4 番目の目的は、レギュレーションから外れることなく、0 ~ 100% の負荷ステップを満たせるよう維持することです。上記の目的を実現するために、HiperLCS-2 はバースト状態のときに 3 つの動作モードを使用します。

バーストに入る最も高い出力電力でのバーストモードは、中間モード (IM バースト) といいます。このモードの場合、システムは CMP ピンを介して引き続きループ アナログ制御状態になります。IM バーストは、1.5 ms の繰り返し周期で強制的にオフになります。出力電圧が最小値 ($V_{out,MIN}$) まで低下すると、IM モードのオフ時間は終了します。この時点でスイッチングは再開し、アナログ制御ループは閉じてレギュレーションに達します。レギュレーションは、オフからオフへのタイマーが再び 1.5 ms の期間に達するまで維持されます。その後、次の IM モードのオフ時間が開始します。

出力電力の点で次のレベルは、軽負荷 LL モードバーストです。このモードの間、CMP は使用されなくなります。代わりに、内部の VCMP_BURST が使用されます。VCMP_BURST は 10% の負荷に相当します。出力電圧が $V_{out,MIN}$ に達すると、LL モードバーストスイッチングが開始します。このスイッチングは継続し、出力電圧が $V_{out,MAX}$ を超えると終了します。電圧が再び $V_{out,MIN}$ に達するまで、デバイスは LL オフ時間になります。LL バーストスイッチング中は、ハーフサイクルごとに同じ電力 (内部 VCMP_BURST によって決まる電力) が供給され、10% 負荷時とほぼ同じになります。

出力電力の点で最低レベルのバーストは、超軽負荷 SL バーストです。このモードでは、最大 50 ms のオフ時間が経過すると、スイッチングが行われます。SL バーストでのスイッチングの開始は 50 ms のオフ時間のみに依存します。出力電圧が $V_{out,MIN}$ まで低下すると、デバイスは LL バースト状態に戻ります。SL バーストスイッチング中は、 $V_{out,MAX}$ に達するか、合計スイッチング時間が 60 μ s に達するまで、スイッチングが継続されます。

HiperLCS-2 のバーストモードにより、このデバイスは優れたシステム無負荷性能を実現します。他のシステムとは異なり、0 ~ 100% の負荷ステップにおいてもレギュレーションを逸脱することなく動作可能です。また、バーストモードは本質的に可聴ノイズも抑制します。また、バースト中の出力リップルは、システムの $V_{out,MIN}$ 及び $V_{out,MAX}$ によって完全に制限されています。このデバイスは 1% のシステム レギュレーションを実現しており、内部で FB ピンの $V_{out,MAX}$ および $V_{out,MIN}$ しきい値は $V_{out,REG}$ の ±0.65% に固定されています。

SR (同期整流器) の制御

D1 及び D2 ピンは SR MOSFET のドレイン電圧を監視します。D1 ピンと D2 ピンの電圧がグランド電圧を下回ると、SR 導通の潜在的な開始を示します。D1 及び D2 がグランド電圧を下回っているときに、過度な基板電流を防止するためにこれらのピンに小さな直列抵抗を接続する必要があります。特定の条件では、D1 及び D2 にリングングが発生することがあります。リングングが発生すると、一時的にグランド電圧を下回った後、再びグランド電圧を上回ることがあります。HiperLCS-2 は、リングングを無視するための学習エンジンを採用しています。したがって、D1 (または D2) のリングフィルタ値がターンオン レッシュホールドを下回ると、関連する SR MOSFET が有効になります。D1 (または D2) 信号が有効になると、SR MOSFET がオン状態のドレイン - ソース電圧を監視します。これにより、導通電流の兆候を把握できます。LLC コンバータが不連続動作モード (DCM) になっている場合、整流出力電流 (二次側に供給される電力) はハーフサイクルが終了する前にゼロに達します。不連続モード (DCM) LLC 動作時に電流がゼロに近づくと、検出された D1 (または D2) によって SR 導通は終了します。二次コントローラは、導通が反転する前に SR MOSFET をオフにします。LLC コンバータが連続動作モード (CCM) で動作している場合、電流はハーフサイクルが終了する前にゼロに達しません。したがって、HiperLCS-2 は SR MOSFET の逆電流を防ぐために、ハーフブリッジ スイッチングの前に SR 導通を終了します。この処理が可能なのは、ハーフブリッジ スイッチング信号が二次側コントローラから送信されるためです。そのため、二次側コントローラは、CCM モードでシュートスルーハーフブリッジが発生しないように、可能な限り遅いタイミングで SR MOSFET をオフにすることができます。これにより、HiperLCS-2 は CCM モードにおいて最大の SR 導通で安全に動作することができます。注: CCM モードでは、DCM モードの場合よりも、一次側と二次側の RMS 電流が減少します。したがって、CCM モードで安全に動作できるということは、一般的にシステム効率が向上します。

SR ドライバの電圧クランプ

G1 及び G2 ピンはそれぞれ、LLC 二次側各相の SR MOSFET を駆動します。BPS ピン電圧は G1 及び G2 ゲートドライブ出力にドライブ電流を供給します。ただし、BPS ピンは最大 24 V の電圧範囲に対応できます。これは、ほとんどの SR MOSFET の最大ゲート耐圧を上回ります。また、ほとんどの SR MOSFET は、この値未満の電圧で完全にオンさせることができます。SR-MOSFET ゲートの充電/放電エネルギーを制限するために、HiperLCS-2 には、G1 及び G2 SR ドライバ ピンの最大電圧出力を制限する内部電圧クランプ機能があります。ゲートドライブ電圧は、内部で最大 11.5 V または 6.5 V に制御されます。最大電圧は、デバイスに対して選択された周波数範囲によって決まります。周波数範囲が 0, 1 (90, 120 kHz) ではトライプ電圧が 11.5 V になり、より高い周波数範囲の 2, 3 (180, 240 kHz) では 6.5 V のトライプ電圧になります。SR MOSFET ドライバ電圧を制限することで、ゲートの充電/放電損失が抑制されます。一般的に、高周波 SR MOSFET は V_{GS} ターンオン レッシュホールドが低くなるように構造的に最適化されるため、より低い電圧で完全にオンさせることができます。

レイアウト接続及び推奨値

プリント基板のレイアウト時は、各信号の電流リターン ピンについて理解して、正しい配線パスを実装することが重要です。次の表に、この情報と一般的な外付け部品の推奨値を示します。どの設計でも、特定の条件に合わせて部品の値が変更されたり、最適化されることがあるのは明らかですが、開始点として役立つように推奨値を示しておきます。

絶縁バリア	デバイス	ピン	高感度性	リターンピン	推奨値	Notes
一次側ローサイド制御						
一次側	LCS726x	BM		GP		
一次側	LCS726x	BPL		GD	ピンの直近に 1 μ F / 35 V SMD を配置。通常はピンから離れたところに 47 μ F も配置	ゲートドライブ エネルギーは、このピンから供給されます。ピンから離れた場所に、大きなBPL ピン容量が必要になります。
一次側	LCS726x	5VL		GP	ピンの直近に 1 μ F / 10 V SMD を配置	
一次側	LCS726x	FL	**	GP (LSR2000 デバイス)		絶縁デバイス LSR2000 と LCS726x が接続されます。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。
一次側	LCS726x	PP		GP	PP ピン抵抗 RPP	選択値については、データ表を参照。
一次側	LCS726x	L	**	GP	4 M Ω	抵抗を少なくとも 3 つの SMD 抵抗に分割します。すべての抵抗を L ピンの近くに配置します。
一次側ハイサイド制御						
一次側	LCS726x	BPH		HB	ピンの直近に 1 μ F / 35 V SMD を配置。通常はピンから離れたところに 10 μ F も配置	
一次側	LCS726x	5VH		HB	ピンの直近に 220 nF / 10 V SMD を配置。	
一次側	LCS726x	ヒート シンク		S		ヒート シンクが使用されている場合は、S ピンに接地してください。
一次側 FluxLink						
一次側	LSR2000	5VL		GP (LSR2000)		絶縁デバイス LSR2000 と LCS726x が接続されます。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。
一次側	LSR2000	GP		GP (LCS726x)		絶縁デバイス LSR2000 と LCS726x が接続されます。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。
一次側	LSR2000	FL	**	GP (LCS726x)		絶縁デバイス LSR2000 と LCS726x が接続されます。両方のデバイスの 5VL、GP、及び FL ピンを直接接続する必要があります。

絶縁バリア	デバイス	ピン	高感度性	リターンピン	推奨値	Notes
二次側制御						
二次側	LSR2000	D1	**	GSA	499 Ω	スイッチング信号であるため、レイアウト/カップリングに注意してください。
二次側	LSR2000	D2	**	GSA	499 Ω	スイッチング信号であるため、レイアウト/カップリングに注意してください。
二次側	LSR2000	G1		GSA	4.7 Ω	高電流ゲートドライブ。プリント基板の配線幅を広げると、インダクタンスを制限できます。
二次側	LSR2000	G2		GSA	4.7 Ω	高電流ゲートドライブ。プリント基板の配線幅を広げると、インダクタンスを制限できます。
二次側	LSR2000	BPS		GSA	ピンの直近に 1 μF / 35 V SMD を配置。通常はピンから離れたところに 47 μF も配置	
二次側	LSR2000	5VS		GSB	ピンの直近に 10 μF / 10 V SMD を配置	注: このピンには大きな内部電流スパイクが生じるため、ピンの近くに大きめのコンデンサを配置します。
二次側	LSR2000	IS	**	GSB	抵抗 RIS + 470 pF / 200 V コンデンサ	注: 抵抗 RIS は通常、電圧定格を分担するために 2 つの直列抵抗に分割されます。外部ノイズ カップリングを制限するために、直列抵抗はできる限り IS ピンの近くに配置されます。
二次側	LSR2000	CMP		GSB	初期値 (150k + 2.2 nF) // 100 pF。ピンのすべての部品	位相ゲインの応答を最適化するには、補償部品の変更が必要になる場合があります。
二次側	LSR2000	FB	**	GSB	ピンのローサイド 抵抗は 10k	無負荷時消費電力とノイズ削減のバランスを取るために、抵抗分割回路のローサイド抵抗には 10 kΩ が使用されます。この値が小さいほど、ノイズ耐性は上がりますが、無負荷時消費電力も増大します。
二次側	LSR2000	PS		GSB	PS ピン抵抗 RPS	選択値については、データ表を参照。

テーブル 7. データ シートの本文の表。

基本レイアウトのガイドライン

HiperLCS-2 は高周波パワーデバイスであり、最大限の性能を発揮するには基板レイアウトに注意を払う必要があります。バイパスコンデンサは、それらが接続されるピンまでの配線長を最小限に抑えるように、慎重に配置およびレイアウトする必要があります。部品とプリント基板の浮遊インダクタンスを最小限に抑えるために表面実装(SMD)部品を推奨します。

HiperLCS-2 には、アナログ信号の検出に使用されるいくつかの高感度ピンがあります。これらのピンとその周囲のレイアウトに特別な注意を払うことで、良好なデバイス性能を実現できます。

一次側制御では、FL ピンと L ピンの両方がレイアウトの影響を受ける可能性があります。

FL ピン出力は本質的にデジタル出力です。そのため、このピンで問題が発生しないようにするために、一次側デバイスと絶縁デバイス間の GP、FL、および 5VL のすべてが直接接続が必要です。接地が正しく行われていない場合には、ノイズ干渉が発生する可能性があります。

L ピンは、感度の高いアナログ入力ピンです。L ピンは抵抗(通常は $4\text{ M}\Omega$)を介して入力電圧を検出します。一般に、抵抗は一連の SMD 抵抗で構成されます。抵抗をいくつかのデバイスに分割すると、各抵抗の電圧ストレスが最小限に抑えられます。L ピンを VIN に接続する方法には 2 つの異なる例があります。1つ目の(間違った)方法では、すべての抵抗を VIN の近くに配置して、L ピンまで長いプリント基板配線をすることです。この場合、抵抗から L ピンへのノードは高インピーダンスであり、プリント基板の配線が長いと L ピンにノイズが混入する可能性があるため、この方法は適切ではありません。2つ目の(正しい)方法では、すべての抵抗を L ピンの近くに配置して、VIN まで長いプリント基板配線をすることです。この場合、抵抗から VIN へのノードは非常に低いインピーダンスであり、ノイズが混入する可能性は低くなります。二次側制御では、FB、CMP、IS、及び D1/D2 ピンがレイアウトの影響を受ける可能性があります。

FB ピンは高インピーダンスの電圧入力ピンです。このピンは抵抗分割回路(R_{UPPER} , R_{LOWER})を介して V_{OUT} に接続されます。 V_{OUT} は低インピーダンスノードであるため、プリント基板の接続が長くなることがあります。 R_{UPPER} と R_{LOWER} 間のノードは高インピーダンスであるため、できる限り FB 及び GSB ピンの近くに配置する必要があります。 R_{LOWER} の一般的な推奨値は、約 $20\text{ k}\Omega$ です。この値にすると、無負荷時待機電力とノイズ耐性のバランスが適切になります。 R_{LOWER} 値をさらに下げると、ノイズ耐性は向上しますが、無負荷時消費電力は増加します。FB ピンに生じるノイズは、デューティサイクル及び/または周波数の変動として観察されることがある点にご注意ください。

CMP ピンは高インピーダンスの電流出力及び電圧入力ピンです。1 つの抵抗と 2 つのコンデンサで構成される補償ネットワークは、可能な限り CMP ピンと GSB ピンの近くに配置する必要があります。CMP ピンに生じるノイズは、デューティサイクル及び/または周波数の変動として観察されることがあります。

IS ピンは電流入力であり、ピンに強制的に電圧が印加されます。IS ピン信号は、トランジスタの巻線検出ピンから IS ピンに接続された直列コンデンサ CIS 及び抵抗 RIS を介して送信されます。トランジスタの巻線信号ピンは、最初に CIS コンデンサに接続し、その後 RIS 抵抗に直列に接続する必要があります。RIS 抵抗を 2 つの SMD 抵抗に分割し、最後の抵抗が HyperLCS-2 デバイスの IS ピンで終端される必要があります。トランジスタには巻線検出信号ピンと巻線検出小信号グランドピンの両方が必要です。巻線検出小信号トランジスタグランドピンは、HyperLCS-2 の GSB ピンに接続する必要があります。巻線検出トランジスタ信号ピンは低インピーダンスノードであるため、プリント基板の配線が長くなる可能性があります。ただし、このトレースには大きな振幅(中電圧)の AC 結合信号が伝送されています。したがって、これらの信号を影響を受けやすいデバイスの他の小信号入力から遠ざける必要があります。

D1/D2 ピンはどちらも高インピーダンス電圧入力です。D1/D2 ピンはどちらも高インピーダンスの電圧入力です。D1/D2 は、低抵抗(通常 499Ω)を介して、GSA ピンを基準とした SR MOSFET のそれぞれのドレインに接続されています。SR MOSFET ドレイン ポイントは低インピーダンスノードであるため、プリント基板の配線が長くなることがあります。ただし、この配線は大きな振幅(中電圧)の AC 結合信号を伝送します。したがって、これらの信号を影響を受けやすいデバイスの他の小信号入力から遠ざける必要があります。

トランジスト T1 は、高 di/dt 信号及び di/dt ノイズの発生源です。高 di/dt 信号は、影響を受けやすい回路に磁気的にカップリング(プリント基板のループ信号ループ領域カップリング)する可能性があります。 dv/dt 信号が大きい場合は、静電(浮遊容量)カップリングによってノイズが生じます。静電ノイズカップリングを軽減するには、トランジストコアを接地しますが、トランジストの効率を大幅に減らすことなく、トランジストの周りの浮遊磁界を軽減することは、現実的ではありません。ノイズ干渉を避けるために、可能な限り、影響を受けやすい信号経路と部品をトランジストから離して配置する必要があります。トランジストの二次側メイン出力巻線は、巻線前に撲り合わせる必要があります。巻線を撲り合わせることで、二次側の漏れの差が最小限に抑えられ、巻線間の電流バランスが向上します。また、重要な手順として、トランジストピンに終端する前に、すべての二次側巻線が継ぎ合されていることを確認してください。終端される巻線を継ぎ合せることで、巻線のループ面積が最小限に抑えられ、巻線による他のシステム信号への浮遊磁束のカップリングを最小限に抑えます。

HyperLCS-2 の一次側パワーピンは S、HB、及び HD ピンです。一部の設計と異なり、HyperLCS-2 は単一の共振コンデンサで使用するように設計されています。通常は、一次側リターン(一次側グランド)に接続されます。ただし、デバイスは、分割共振コンデンサと併用した場合も機能します。また、システムは C_{RES} クランプダイオード(グランドから HB へ、また HB から入力バスへ)と併用することができます。クランプダイオードは C_{RES} 電圧の偏移を制限し、その過程でコンバータの電力制限も低下させます。HB ピンは LLC トランジストに接続され、トランジストは共振コンデンサに接続されるため、プリント基板配線のこの経路長は最小限に抑える必要があります。共振コンデンサと HyperLCS-2 の S ピン間のリターンパス(一次側グランド)と、共振コンデンサとデバイス間のプリント基板配線を最小限になるように注意する必要があります。HD ピンの接続では、HD から一次側グランド(S ピン電位)の間のローカルデカップリングコンデンサも含める必要があります。ローカルデカップリングコンデンサの目的は、大きなスイッチング電流のパス長を短くすることです。

GP グランドは小信号回路用で、一次側デバイスに接続される外部小信号回路の基準として使用されます。GP グランドは、整流コンデンサグランドに接続しないでください。GP は HyperLCS-2 の S ピングランドに内部で接続されています。S ピンは、一次側パワーグランドに接続します。また、一次側バイアス巻線リターン及び最初のバイアス巻線コンデンサも、パワーグランドに接続します。GD グランドは、BPL デカップリングコンデンサに接続するためにのみ使用します。これは、内部スイッチパワーモスFET にゲートドライブ電力を供給するものです。GD グランドは、整流コンデンサグランドに接続しないでください。GD は S ピングランドに内部で接続されています。

注:

HyperLCS-2 の二次側にはパワーピンが 1 つあります(GSA ピン)。GSA ピンは、両方の SR MOSFET (SR1 と SR2) の SOURCE にしっかりと接続する必要があります。両方の SR MOSFET は、ソース接続ポイントを共有し、可能な限り近くに配置する必要があります。GSA ピンは、SR1 と SR2 の SOURCE ピン接続の中間点で接続する必要があります。G1 と G2 の二次側ゲートドライバピンには大きなゲート電流が流れため、距離を短く維持する(または等しくする)必要があります。D1 と D2 の DRAIN 検出ピンの配線も同じ長さに保つ必要があります。GSA ピンと SR MOSFET ソースを接続する位置によって、D1/D2 検出の精度が決まります。DCM(不連続)モードで動作している場合、SR1 及び SR2 の電流検出ターンオフポイントに影響することがあります。微調整が必要な場合は、GSA 接続ポイント

を 2 つの MOSFET のいずれかに近づけると、SR1 及び SR2 の相対的なターンオフ ポイントを変更できます。また、D1 または D2 ピンと直列接続されている抵抗 (RD1 または RD2) を変更して、両方のターンオフ ポイントを微調整することができます。抵抗は通常 $499\ \Omega$ ですが、 $200\sim1.5\ k\Omega$ の範囲内で調整できます。このようにわずかに変更すると、SR1 または SR2 のターンオフ電流が調整されます (抵抗値を大きくすると、SR のターンオフ電流が増加します)。

設計時の重要な詳細

さまざまな基準に合わせて LLC を最適化できます。HiperLCS-2 には、公称周波数が 90, 120, 180, 240 kHz の 4 つの動作周波数範囲があります。より高い効率を得るには、一般的に、より低い周波数の設計の方がわずかに良い結果が得られます。ただし、高周波数設計でも、効率はそれほど変わりません。高周波数の設計では、トランジスタと共振コンデンサが小型化されます。ほとんどの設計では、リップ線が推奨されます。設計によっては、Power Integrations 設計ツール (PIXIS HiperLCS-2 スプレッドシート) によって最適な線材の線径と本数が自動的に計算され、設計プロセス全体がサポートされます。

ほとんどの設計において、低損失フェライトコアは磁気損失を低減し、最高の効率を得るために推奨されます。同様に、最大磁束密度もヒステリシス磁気損失に大きな影響を与えます。

最大磁束密度を下げる (つまり、二次側の巻数を増やす)、多くの場合、計効率が向上します (特に、周波数が大きい場合)。

公称入力電圧と 100% 負荷の場合は、380 VDC でハーフブリッジ スルーレートが約 250 ns になるように励磁インダクタンス (LM) を調整することを推奨します (スルーレートを約 120 ns にする必要がある LCS7269Z を除く)。このような設計では、すべての負荷条件及び入力電圧条件で ZVS 動作を実現できます。励磁インダクタンスをこの目標値より下げると、循環電流が増加し、抵抗損失も増加します。すべての HiperLCS-2 設計の目標は、選択した周波数範囲の上限の FMAX でも、共振タンクが ZVS 動作を実現できるようにすることです。これは、コンバータが負荷過渡現象 (負荷がゼロにステップダウンした場合など) を検出すると、バーストモードに入る前に周波数が一時的に FMAX 制限に達する可能性があるため重要です。このため、コンバータの動作範囲に必要な適切な周波数範囲を選択することが重要です。選択した周波数範囲の FMIN 制限は、最低入力電圧及び最大負荷のときに有効になることに注意してください。通常、FMIN 制限に達するのは、異常が発生した場合のみです。

共振インダクタンス LRES (漏れインダクタンスとも呼ばれます) は、最大の過負荷電力を出力できるように設計する必要があります。HiperLCS-2 では、定格入力電圧及び 50% 負荷時に、CRM で共振動作するように設計を最適化することを推奨します。入力電圧を上げると、コンバータが連続動作モード (CCM) になります。一部のコンバータでは、これによりシートスルーが発生するリスクがありますが、HiperLCS-2 ではシステムが連続動作モード (CCM) になっても、シートスルーなどのあつてはならないコンバータ動作が発生しないよう、独自に設計されています。

応用例 1




図 12. EMI 回路部 220 W, 24 V。





図 13. Hiper-PFS5 PFC 回路部 220 W, 24 V。






図 16. PCB レイアウト 220 W / 24 V (上面図)。




図 17. PCB レイアウト 220 W / 24 V (底面図)。

LLC 一次側回路図 (220 W/24 V)

このセクションでは、図 12, 13, 14 の一次側回路図について説明します。高電圧入力バスは、コンデンサ C1 及び C7 を介してフィルタされます。入力センス (L ピン) は、抵抗 (R24, R25, 及び R26) を介して入力バス電圧を検出します。LCS2-HB (U2) は、L ピンが UV+ スレッシュホールドを検出したときに、ソフトスタート動作を開始します。一次側検出の出力過電圧は、ツェナーダイオード VR1 及び抵抗 R34 を介して一次側バイアス巻線 (トランジスタ T2 の 7 及び 8 ピン) から検出され、抵抗 R32 及びトランジスタ Q3 を介して PP ピンに接続されます。過電圧が発生した場合、ツェナーダイオード VR1 が導通し、電流が PP ピンからトランジスタ Q3 を介してグランドに流れます。抵抗 R33 は、PP ピン一次側周波数範囲と異常応答をプログラムします。ダイオード D9 は、BM ピンに接続し、外部突入リレー ドライバ回路を制御したり、軽負荷の機能として PFC 電圧を変更したりできます。BM は、軽負荷バースト モード時に低い状態に移行することに注意してください。

コンデンサ C24 及び C22 は、それぞれ 5VL 及び BPL を GP (小信号一次側グランド) にデカップリングします。一次側リターン パワー グランド (RTN) は、S ピン (SOURCE)、一次側バイアス巻線、及びコンデンサ C23 に接続します。RTN グランドは、整流コンデンサ C1 及び C7 の負のピンにケルビン接続します。レイアウトの観点から、小信号 GP グランドをシステム パワー グランド (RTN) から離しておくことは非常に重要です。注: RTN パワー グランドは、システム ノイズ イベントに対して低インピーダンス パスを提供することを目的としています。これにより、一次側小信号グランド (GP) を乱すことなく、二次側結合ノイズ電流は安全に RTN/整流コンデンサ グランドに流入されます。

ダイオード D6 は一次側バイアス巻線電圧を整流し、コンデンサ C23 は RTN グランドからデカップリングします。コンデンサ C22 は、BPL ピンで (GD グランドへの) ローカルの高周波サイクル・バイ・サイクルデカップリングを行います。スイッチングの前に、BPL ピンはコンデンサ C22 及び C22 と C21 (抵抗器 R30 を介して) の両方を充電します。コンデンサ C21 は、一次側バイアス巻線が寄与する前に、起動時のスイッチングを持続するために十分なエネルギーを蓄えます。コンデンサ C21 は、ダイオード D4 及び 抵抗 R23 を介して、LCS-2 ハイサイドバイアスにブートストラップエネルギーも供給するように設定されています。コンデンサ C21 は、外付け PFC コンバータにも起動時のバイアスを供給します。コンデンサ C21 は、起動時、また、ブートストラップ用に十分なバイアス エネルギーを供給できるサイズにする必要があります。C21 の容量はハイサイド バイアス コンデンサ C18 の容量の 5 倍より大きくする必要があります。

抵抗 R30 は、外部 PFC コンバータから大電流が引き出された場合に、BPL からの出力電流を制限します。ダイオード D5 は、ブロッキング ダイオードとして使用し、バイアス巻線が有効になる前に C23 へ BPL 充電電流が流れのをブロックします。通常動作時は、バイアス巻線からコンデンサ C23 に (U2) バイアス電流が供給されます。BPL ピンには、BPL 電圧を制限するための内部シャント レギュレータがあります。抵抗 R31 は、BPL シャント電圧クラップが有効な場合に、BPL シャント電流を制限します。これにより、この状態での BPL での電力消費が制限されます。注: 定常状態のバイアス巻線電圧に注意してください。電圧が BPL クラップ スレッシュホールドを超えると、BPL 回路で不要な電力消費が発生し、LCS-2 (U2) が意図せずに過熱シャットダウンしてしまう可能性があります。バイアス巻線電圧は、ゼロから最大出力負荷において、25% の範囲で変化する場合があることに注意してください。最高の無負荷性能を実現するために、バイアス巻線はゼロ負荷条件でバイアス巻線に最低 15 V を供給するように設計されていますが、バイアス巻線が BP ピンで 21 V を大幅に超えると内部シャントが導通します。ハイサイド ブートストラップは、ローサイド パワー MOSFET のオン期間中、ダイオード D4、抵抗 R23 を介してコンデンサ C18 を充電します。起動時の最初の数サイクルでは、コンデンサ C18 は通常は充電されていない状態から始まり、抵抗 R23 は C18 へのブートストラップ電流を制限します。ブートストラップ中、C18 充電電流は、ローサイド パワー

MOSFET を流れます。そのため、抵抗 R23 を取り除くと、起動時に安全のためのカレントリミットが作動する可能性があります。抵抗 R22 とコンデンサ C17 は、BPH ピンにさらなる低周波フィルタを行います。ハイサイドの 5VH は、コンデンサ C19 を介してデカップリングされます。すべてのハイサイド デカップリングは、HB ピンを基準とします。

共振タンクインダクタ部品 T2 の 11/12 ピン (内蔵トランジスタには共振インダクタンス LR と励磁インダクタンス LM が含まれます) は、HB から共振コンデンサ C25 を介して一次側リターン RTN (一次側パワー グランド) に直列に接続されます。コンデンサ C42 (RTN に接続) は安全 Y コンデンサで、補助巻線からの反転一次巻線信号を二次グランドに結合し、絶縁バリアを介したコモンモードノイズを打ち消すために使用されます。これは、伝導 EMI エミッションの低減に役立ちます。

LLC 二次側 (220 W/24 V)

このセクションでは、図 15 の二次側回路図について説明します。HiperLCS2-SR (U3) には、絶縁された一次側ピンがあります。5VL ピンは、LCS2-HB から 5VL の電圧を受け取ります。GP ピンは、一次側の小信号グランド (GP) に接続します。コンデンサ C38 は、U3 の 5VL と GP ピンのローカル デカップリングを行います。FL ピンは、一次側 HiperLCS2-HB に FluxLink 信号を提供します。

トランジスタ T2 の FL3/FL4 出力ピンは、コンデンサ C27, C28, C29, C30, C31, C32, C43, 及び C44 によって整流およびフィルタリングされた正の出力電圧を提供します。これらのコンデンサを組み合わせることで低 ESR が実現され、これがシステムの出力リップルをほぼ決定します。これらのコンデンサの合計容量は、必要なバースト オフ時間に合わせて選択する必要があります。これらのコンデンサは、二次側パワー グランド (GND) からデカップリングされます。トランジスタ T2 の FL1/FL2 出力ピンは、同期整流器 MOSFET Q4 及び Q5 経由のトランジスタ リターン パスを提供します。二次側電力パスは、T2 FL3/FL4 で始まり、C27, C28, C29, C30, C31, C32, C43 及び C44 を経由し、MOSFET Q4 及び Q5 経由でトランジスタ T2 FL1/FL2 に至るリターン パスです。注: 2 つの二次側電力位相を最適なものとするために、Q4 経由のパスと Q5 経由のパスの長さが等しくなるように二次側電力パスを等しくすることが重要です。

コンデンサ C33 は、BPS を GSA (二次側 SR ドライブ グランド) からデカップリングします。コンデンサ C39 は、5VS を GSB (二次側小信号グランド) にデカップリングします。ダイオード D7 及びコンデンサ C34 は、T2 6 ピンの二次側バイアス巻線を (出力グランド GND に対して) 整流及びフィルタします。抵抗 R41 は、コンデンサ C33 に対する追加の高周波フィルタを形成します。

起動時、一次側の LCS2-HB は、LCS2 (U3) の二次側が制御を取得するまで、スイッチングを制御します。一次側制御中は、出力電圧が上昇し続けます。二次側 BPS 電圧が UV+ を超えた時点から、LCS2-SR がシステム制御の準備完了するまで、一定の期間があります (T_{WAKE})。一部の用途では、BPS (バイアス巻線電圧) が V_{OUT} (+24 V) よりも緩やかに上昇するため、二次側制御の前に V_{OUT} がレギュレーションを超えることがあります。この状況を回避するために、Q6, R5, および C40 で起動回路を形成し、二次側のバイアス巻線が有効になる前に、VOUT から直接 BPS に高速の初期バイアスを供給します。設計によっては、無負荷状態での出力レギュレーションを維持するために、ツェナーダイオード VR2 および R35 による小さなダミー負荷が必要になる場合があります。

小信号二次側グランド GSB は、フィードバックと補償に使用します。出力電圧は抵抗 R36 及び R37 を介して検出され、ローカル コンデンサ C29 を GSB (小信号二次側グランド) からデカップリングすることによって、高周波ノイズが除去されます。

CMP と GSB 間の補償は、R44、C35、C36 を介して行われます。これらの部品は、ポール (C36)、ゼロ (R44, C35)、そして最終ポール (C35) を形成します。トランジスタ T2 の 3 ピンの IS 卷線 (T2 の 4 ピンは GSB の二次小信号グランドに接続) は、高周波中電圧小信号を出力します。この信号は C37 を介してコンデンサ結合され、抵抗 R48 及び R49 を介して IS ピンに供給されます。

同期 MOSFET Q4 及び Q5 のドライブは、抵抗 R39 及び R43 を介して G1 及び G2 ピンに接続されます。ドライブ抵抗はオプションであり、超高周波数 MOSFET ドライブ リングを制限することを目的としています。FMEA として、G1 及び G2 から Q1 及び Q2 ゲートのオープン接続状態が発生した場合に備えて、ローカル プルダウン抵抗 R38 及び R42 を追加して MOSFET Q4 及び Q5 がオフ状態になるようにしています。SR グランド

GSA は、SR ゲート ドライブを返すために使用します。D1 及び D2 ピンは、それぞれ抵抗 R40 及び R45 を介して同期整流器 Q4 及び Q5 のドレン電圧を検出します。これらの抵抗は、D1 及び D2 ピンに流れるグランド レベルを下回る検出電流を制限するために必要です。これらの抵抗値を増やすことで、SR のターンオフしきい値を調整できます。抵抗値を引き上げると、SR は、より大きな SR 電流でオフになります。注：D1 及び D2 信号パスは、D1 及び D2 ピンから抵抗 R40 及び R45 へ、そして SR-MOSFET (Q4, Q5) を介して GSA に戻ります。D1, R45, Q5, GSB のパス長と、D2, R40, Q4, GSB のパス長の合計は、最適な SR 機能を確保するために、等しくする必要があります。

PS ピン抵抗 R50 は、バースト スレッシュホールド オプションなどの二次側ユーザー選択をプログラムします。

応用例 2




図 18. HiperLCS-2 一次側 LCS7269Z 1650 W, 60 V。




図 19. HiperLCS-2 絶縁および二次側 LSR2000C 1650 W, 60 V。




図 20. PCB レイアウト 1650 W / 60 V (上面図)。




図 21. PCB レイアウト 1650 W / 60 V (底面図)。

LLC 一次側回路図 (1650 W/60 V)

このセクションでは、図 18 の一次側回路図について説明します。高電圧入力バスは、コンデンサ C1 及び C7 を介してフィルタされます。入力センス (L ピン) は、抵抗 R1, R2, 及び R3 を介して、入力バス電圧を検出します。HiperLCS2-HB (U1) は、L ピンが UV+ スレッシュホールドを超えると、ソフトスタート動作を開始します。一次側検出の出力過電圧は、ツェナーダイオード VR2 及び抵抗 R11 を介して一次側バイアス巻線 (トランジスタ T1 の 9 及び 10 ピン) から検出され、抵抗 R4 及びトランジスタ Q1 を介して PP ピンに接続されます。過電圧が発生した場合、ツェナーダイオード VR2 が導通し、電流が PP ピンからトランジスタ Q1 を介してグランドに流れます。抵抗 R5 は、PP ピン一次側周波数範囲と異常応答をプログラムします。BM ピンは、外部突入りレードライブ回路を制御したり、軽負荷の機能として PFC 電圧を変更したりできます。BM は、軽負荷バーストモード時に低い状態に移行することに注意してください。

コンデンサ C2 及び C8 は、それぞれ 5VL 及び BPL ピンを GP (小信号一次側グランド) からデカップリングします。一次側リターン パワー グランド (RTN) は、S ピン (SOURCE)、一次側バイアス巻線、コンデンサ C12 に接続されます。また、グランドは、整流コンデンサ C1 及び C7 の負のピンにケルビン接続します。レイアウトの観点から、小信号 GP グランドをシステムパワー グランド (RTN) から離しておくことは非常に重要です。注: RTN パワー グランドは、システム ノイズ イベントに対して低インピーダンス パスを提供することを目的としています。これにより、一次側小信号グランド (GP) を乱すことなく、二次側結合ノイズ電流は安全に RTN/整流コンデンサ グランドに流入されます。ダイオード D3 は一次側バイアス巻線電圧を整流し、コンデンサ C12 は RTN グランドからデカップリングします。コンデンサ C8 は、BPL ピンで (GD グランドへの) ローカルの高周波サイクル・バイ・サイクルデカップリングを行います。起動充電時のスイッチングの前に、BPL ピンはコンデンサ C8 と C9 (抵抗器 R8 を介して) の両方を充電します。抵抗 R8 は、外部 PFC コンバータから大電流が引き出された場合に、BPL からの出力電流を制限します。コンデンサ C9 は、一次側バイアス巻線が寄与する前に、起動を持続するためにエネルギーが蓄えられます。コンデンサ C9 はまた、ダイオード D1 及び 抵抗 R6 を介して、LCS-2 ハイサイドバイアスにブートストラップエネルギーを供給するように設定されています。コンデンサ C9 は、外付け PFC コンバータにもバイアスを供給します。コンデンサ C9 は、起動時、また、ブートストラップ用に十分なバイアスエネルギーを供給できるサイズにする必要があります。C9 の容量はハイサイドバイアス コンデンサ (C5+C6) の容量の 5 倍より大きくなる必要があります。ダイオード D2 は、バイアス巻線が有効になる前にコンデンサ C12 を充電するために、起動時の初期 BPL 充電電流が引き込まれるのを防ぐためのブロッキングダイオードとして使用されます。通常動作時は、バイアス巻線からコンデンサ C12 に (U1) バイアス電流が供給されます。BPL ピンには、BPL 電圧を制限するための内部シャント レギュレータがあります。抵抗 R34 は、BPL シャント電圧クラップが有効な場合に、BPL シャント電流を制限します。これにより、この状態での BPL での電力消費が制限されます。注: 定常状態のバイアス巻線電圧に注意してください。電圧が BPL クランプ スレッシュホールドを超えると、BPL 回路で不要な電力消費が発生し、LCS-2 (U1) が意図せずに過熱シャットダウンしてしまう可能性があります。バイアス巻線電圧は、ゼロから最大出力負荷において、25% の範囲で変化する場合があることに注意してください。最高の無負荷性能を実現するために、バイアス巻線はゼロ負荷条件でバイアス巻線に最低 15 V を供給するように設計されていますが、バイアス巻線が BPL ピンで 21 V を大幅に超えると内部シャントが導通します。

ハイサイド ブートストラップは、ローサイド パワー MOSFET がオン期間中に、ダイオード D1、抵抗 R7 を介してコンデンサ C5 及び C6 を充電します。起動時の最初の数サイクルでは、コンデンサ C5 及び C6 は通常は充電されていない状態から始まります。また、抵抗 R7 はコンデンサ C5 及び C6 が完全に放電されている場合に、コンデンサ C5 及び C6 への電流を制限します。ブートストラップ中、C5 及び C6 の充電電流は、ローサイド パワー MOSFET を流れます。そのため、抵抗 R7 を取り除くと、最悪の場合、

安全のためのカレントリミットが作動する可能性があります。抵抗 R6 とコンデンサ C3 は、BPH ピンにさらなる低周波フィルタを行います。ハイサイドの 5VH は、コンデンサ C4 を介してデカップリングされます。すべてのハイサイド デカップリングは、HB ピンを基準とします。共振タンクインダクタ部品 T1 の 1/5 ピン (内蔵トランジスタには共振インダクタンス LR と励磁インダクタンス LM が含まれます) は、HB から共振コンデンサ C10 を介して一次側リターン RTN (一次側パワー グランド) に直列に接続されます。

LLC 二次側回路図 (1650 W/60 V)

このセクションでは、図 19 の二次側回路図について説明します。HiperLCS2-SR (U2) には、絶縁された一次側ピンがあります。5VL ピンは、LCS2-HB (U1) から 5VL の電圧を受け取ります。GP ピンは、一次側の小信号グランド (GP) に接続します。コンデンサ C15 は、U2 の 5VL と GP ピンのローカル デカップリングを行います。FL ピンは、一次側 HiperLCS2-HB に FluxLink 信号を提供します。

トランジスタ T1 の FL3/FL4 出力ピンは、コンデンサ C16, C17, C18, C19, C20, C21、及び C33 によって整流およびフィルタリングされた正の出力電圧を提供します。これらのコンデンサを組み合わせることで低 ESR が実現され、これがシステムの出力リップルをほぼ決定します。これらのコンデンサの合計容量は、必要なバースト オフ時間に合わせて選択する必要があります。これらのコンデンサは、二次側パワー グランド (GND) からデカップリングされます。

トランジスタ T1 の FL1/FL2 出力ピンは、それぞれ同期整流器 MOSFET Q3, Q4, Q6、及び Q7 にリターン パスを提供します。二次側電力バスは、T1 の FL3/FL4 で始まり、C16, C17, C18, C19, C20, C21、及び C33 を経由し、MOSFET Q3, Q4, Q6、及び Q7 を経由してトランジスタ T1 の FL1/FL2 に至るリターン パスです。注: 2 つの二次側電力位相を最適なものとするために、Q3, Q4 経由のバスと、Q6, Q7 経由のバスの長さが等しくなるように二次側電力バスを等しくすることが重要です。

トランジスタ T1 の 13 ピンはダイオード D4 及びコンデンサ C14 に電力供給し、二次側バイアス巻線をフィルタし、T1 の 14 及び二次側パワー グランド (GND) に戻ります。部品 R12, R36, Q10、及び VR4 は、電圧レギュレータを形成し、制限されたバイアス電圧を BPS に供給します。VR4 は、二次側 SR ドライブ グランド (GSA) に戻ります。

コンデンサ C22 は、BPS を GSA (二次側 SR ドライブ グランド) からデカップリングします。コンデンサ C26 は、5VS を GSB (二次側小信号グランド) からデカップリングします。

トランジスタ T1 の 13 ピンは、ダイオード D4 及びコンデンサ C14 に電力供給し、二次側バイアス巻線をフィルタし、T1 の 14 及び GND (二次側パワー グランド) に戻ります。部品 R12, R36, Q10、及び VR4 (GSA 二次側 SR ドライブ グランドに接続) は、電圧レギュレータを形成し、制限されたバイアス電圧を BPS に供給します。これは、目的のバイアス巻線の巻数が個別のステップ間にある設計に役立ちます。無負荷状態でも安定したレギュレーションを維持するために、ツェナーダイオード VR3 及び R29 による小さなダミー負荷が必要になる場合があります。出力電圧は抵抗 R27 及び R28 を介して検出され、GSB (二次側小信号グランド) に戻ります。注: GSB へのローカル小容量コンデンサ デカップリングは、高周波ノイズの除去に役立つ場合があります。

小信号二次側グランド GSB は、フィードバックや補償に、またさらに IS ピン信号のグランドとして使用します。SR グランド GSA は、SR ゲート ドライブを返すために使用します。CMP と GSB 間の補償は、R30, C24, C23 を介して行われます。これらの部品は、ポール (C24, R30)、ゼロ (R30, C23)、そして最終ポール (C23) を形成します。トランジスタ T2 12 ピンの IS 巻線 (T2 の 11 ピンは GSB の二次小信号グランドに接地) は、高周波中電圧小信号を出力します。この信号は C25 を介してコンデンサ結合され、抵抗 R32 及び R31 を介して IS ピンに供給されます。

D1 及び D2 ピンは、それぞれ抵抗 R21 及び R26 を介して同期整流器 Q3、Q4、Q6、及び Q7 のドレイン電圧を検出します。これらの抵抗は、D1 及び D2 ピンに流れるグランドレベルを下回る検出電流を制限するために必要です。これらの抵抗値を増やすことで、SR のターンオフしきい値を調整できます。抵抗値を引き上げると、SR は、より大きな SR 電流でオフになります。

MOSFET Q5 及び Q8 は、SR ターンオフ中にブロッキング FET として機能し、V(R21) 及び V(R26) の最大電圧を、おおよそ BPS (BPS + Q5、Q8 スレッシュホールド) 電圧に制限します。V(D1) 及び V(D2) の最大電圧は通常、おおよそ $2 \times V_{\text{OUT}}$ です。D1 及び D2 ピンの最大ピン電圧定格は、150 V (80% のディレーティングで約 120 V) です。

この Q5、Q8 電圧制限回路は、 $2 \times V_{\text{OUT}} > = 120 \text{ V}$ の設計に推奨します。

同期 MOSFET Q3、Q4、Q6、及び Q7 ドライブは、抵抗 R18、R19、R24、及び R25 を介して G1 及び G2 ピンに接続されます。ドライブ抵抗はオプションであり、超高周波の MOSFET ドライブ リングを制限することを目的としています。FMEA として、G1 及び G2 から Q3、Q4、Q6 及び Q7 ゲートのオープン接続状態が発生した場合に備えて、ローカル プルダウン抵抗 R16、R17、R22 及び R23 を追加して MOSFET Q3、Q4、Q6 及び Q7 がオフ状態になるようにしています。

PS ピン抵抗 R33 は、バースト スレッシュホールドなどの二次側ユーザー選択をプログラムします。

絶対最大定格^{1,2} – LCS726xC 及び LCS726xZ

HD ピン電圧 ²	-1.3 V ~ 600 V
HB ピン電圧 ²	-1.3 V ~ 600 V
HB ピン ピーク電流 ^{4,5} :	LCS7260C 2.9 A LCS7262C 5.8 A LCS7265C 10.9 A LCS7265Z 10.9 A LCS7268Z 17.5 A LCS7269Z 34.8 A
BPH ピン電圧 ^{3,5}	-0.3 V ~ 27 V
BPL ピン電圧 ⁵	-0.3 V ~ 27 V
BPL ピン電流	50 mA
5VH ピン電圧 ³	-0.3 ~ 6 V
5VL ピン電圧	-0.3 ~ 6 V
FL, PP ピン電圧	-0.3 ~ 6 V
BM ピン電圧	-0.3 ~ 6 V
BM ピン電流	10 mA
L ピン電圧	-0.3 V ~ 600 V
L ピン電流	1 mA
S ピンと GP または GD ピン間の電圧	±0.33 V
ジャンクション温度 ⁵ :	
FREDFET	-40 °C ~ 160 °C
ドライバ	-40 °C ~ 150 °C
保存温度	-65 °C ~ 150 °C
周囲温度	-40 °C ~ 105 °C
リード温度	260 °C

注:

- 仕様の最大定格は、一度に 1 回のみであれば製品に回復不能な損傷を与えることなく印加できます。絶対最大定格の状態を長時間続けると、製品の信頼性に悪影響を与えるおそれがあります。
- 特に記載されている場合を除き、ローサイドソース S と信号グランド GP, GD を基準とするすべての電圧 ($T_A = 25^\circ\text{C}$)。
- ハーフブリッジ接続 HB に対する電圧 ($T_A = 25^\circ\text{C}$)。
- 25 °C のケース温度及び 125 °C のジャンクション温度で計算された各 FREDFET の連続 DC 出力電流。
- 通常は内部回路によって制限されます。

熱抵抗

熱抵抗:

InSOP-24C パッケージ	
LCS7260C (θ_{JA})	74 °C/W ¹ 、59 °C/W ²
LCS7262C (θ_{JA})	68 °C/W ¹ 、53 °C/W ²
LCS7265C (θ_{JA})	63 °C/W ¹ 、51 °C/W ²
POWeDIP-20B Package	
LCS7265Z ($\theta_{JC(HB \text{ or } HD)}$)	1.8 °C/W ³
LCS7268Z ($\theta_{JC(HB \text{ or } HD)}$)	1.3 °C/W ³
LCS7269Z ($\theta_{JC(HB \text{ or } HD)}$)	0.9 °C/W ³

注:

- 0.36 平方インチ (232 mm²)、2 オンス (610 g/m²) の銅箔部にはんだ付けされた個々の露出パッド (HB または HD)。
- 1.0 平方インチ (645 mm²)、2 オンス (610 g/m²) の銅箔部にはんだ付けされた個々の露出パッド (HB または HD)。
- POWeDIP の接合部からケースへの最大熱抵抗 $\theta_{JC(HB \text{ or } HD)}$ は、各 HB または HD スイッチの真下で測定されます。パッケージ全体の $\theta_{JC(TOTAL)}$ は、両方の HB または HD スイッチを並列に組み合わせたものであり、次のように計算します。 $\theta_{JC(TOTAL)} = \theta_{JC(HB \text{ or } HD)} / 2$ POWeDIP は、M2 x 0.4 ネジと M2 金属ワッシャーを使用して取り付けます。POWeDIP パッケージとヒートシンク間にサーマル グリースを使用します。パッケージが中央に配置されたことを確認し、以下の手順でパッケージをヒートシンクに取り付けます。
 - 1 つ目のネジを 0.3 in-lb まで軽く締めます。
 - 2 つ目のネジを 0.3 in-lb まで締めます。
 - 1 つ目のネジを再度、最大 1.0 in-lb まで締めます。
 - 2 つ目のネジを再度、最大 1.0 in-lb まで締めます。

パラメータ	記号	条件 $T_{JC} = 0 \text{ }^{\circ}\text{C} \sim 100 \text{ }^{\circ}\text{C}$ $\text{BP} = \text{BPH} = 18 \text{ V}$ (特に指定がない場合)	最小	標準	最大	単位	
一次側ハイサイド コントローラ/ドライバ							
BPH ピン							
BPH-HB 低電圧開始スレッショホールド	$V_{\text{BPH}(\text{UV}+)}$		12.4	13.2	14	V	
BPH-HB 低電圧停止スレッショホールド	$V_{\text{BPH}(\text{UV}-)}$		10.15	10.8	11.3	V	
BPH-HB 開始/停止ヒステリシス	$V_{\text{BPH}(\text{UV})(\text{HYST})}$			2.4		V	
BPH (HD) 充電出力電流	$I_{\text{BPH}(\text{CH})}$			-1.3		mA	
BPH-HB UV とシャントの間隔	$V_{\text{BPH}(\text{SHGAP})}$	注 D を参照		9		V	
BPH-HB シャント開始電圧	$V_{\text{BPH}(\text{SHON})}$	$I_{\text{BPHSH}} = 250 \mu\text{A}$	23.00	24.48	26.35	V	
BPH-HB シャント最大電圧	$V_{\text{BPH}(\text{SHMX})}$	$I_{\text{BPHSH}} = 26 \text{ mA}$	23.50	24.55	27	V	
BPH シャント電流	$I_{\text{BPH}(\text{SH})}$		0		26	mA	
BPH ピン電流消費 (スイッチングあり)	$I_{\text{BPH}(\text{SW})}$	$F_{\text{SW}} = 208 \text{ kHz}$	LCS7260C	1.4	1.7	2.0	mA
			LCS7262C	1.9	2.2	2.5	mA
			LCS7265C	3.0	3.3	3.6	mA
			LCS7265Z	2.7	3.10	3.4	mA
			LCS7268Z	3.9	4.45	5.1	mA
			LCS7269Z	6.7	8.00	10	mA
BPH ピン電流消費 (スイッチングなし)	$I_{\text{BPH}(\text{NSW})}$	スイッチングなし $V_{\text{BPH}} > V_{\text{BPH}(\text{UV}+)}$	90	115	150	μA	
5VH ピン							
5VH-HB 起動スレッショホールド	$V_{\text{5VH}(\text{UV}+)}$	注 A を参照	4.85	4.9	4.99	V	
5VH-HB 起動スレッショホールド	$V_{\text{5VH}(\text{UV}-)}$	注 A を参照	4.45	4.55	4.7	V	
5VH-HB 起動ヒステリシス	$V_{\text{5VH}(\text{UV})(\text{HYST})}$	注 A を参照	0.3	0.35	0.4	V	
5VH-HB 出力電圧	V_{5VH}	$I_{\text{5VH}} = 0 \text{ mA}$		5.17		V	
一次側ローサイド コントローラ/ドライバ							
BPL ピン							
BPL 低電圧開始スレッショホールド	$V_{\text{BPL}(\text{UV}+)}$		13	13.7	14.3	V	

パラメータ	記号	条件 $T_{JC} = 0^{\circ}\text{C} \sim 100^{\circ}\text{C}$ $V_{BP} = BPH = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ(続き)						
BPL 低電圧停止スレッシュホールド	$V_{BPL(UV-)}$		10.4	11.4	12	V
BPL 開始/停止ヒステリシス	$V_{BPL(UV)(HYST)}$			2.3		V
BPL (HD) 低充電電流	$I_{BPL(CH)LO}$	$V_{HB} = 50\text{ V}, V_{BP} = 0\text{ V}$	-2.5	-1.9	-1.55	mA
BPL (HD) 充電出力電流	$I_{BPL(CH)}$	$V_{HB} = 50\text{ V}, V_{BP} = 10\text{ V}$	-10	-7.7	-4.2	mA
BPL UV ヒステリシスの間隔	$V_{BPL(SHGAP)}$	注 D を参照		9		V
BPL シャント開始電圧	$V_{BPL(SHON)}$	$I_{BPLSH} = 500\text{ }\mu\text{A}$	20	21.61	23	V
BPL シャント最大電圧	$V_{BPL(SHMX)}$	$I_{BPLSH} = 26\text{ mA}$	20	21.83	23.50	V
BPL ピン電流消費 (スイッチングあり)	$I_{BPL(SW)}$	$f_{SW} = 208\text{ kHz}$	LCS7260C	2.4	2.7	mA
			LCS7262C	3	3.3	mA
			LCS7265C	4.1	4.5	mA
			LCS7265Z	3.6	4.2	mA
			LCS7268Z	5.3	6	mA
			LCS7269Z	8	10.9	mA
BPL ピン電流消費 (スイッチングなし)	$I_{BPL(NSW)}$	スイッチングなし $V_{BPL} > V_{BPL(UV+)}$	600	780	950	μA
5VL ピン						
5VL 起動スレッシュホールド	$V_{5VL(UV+)}$	$C_{5VL} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	4.85	4.9	4.99	V
5VL 起動スレッシュホールド	$V_{5VL(UV-)}$	$C_{5VL} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	4.45	4.55	4.70	V
5VL 起動スレッシュホールド	$V_{5VL(HYST)}$	$C_{5VL} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック 注 A を参照	0.30	0.35	0.40	V
5VL 出力電圧	V_{5VL}	$I_{5VL} = 0\text{ mA}$		5.15		V
BM ピン						
BM - オントリガ期間 (FL なし)	$T_{BM(ON)}$	注 A を参照		5		ms
BM - オントリガ デバウンス	$T_{BM(DB)}$	注 A を参照		5		sec.
BM - オフトリガ期間 (FL あり)	$T_{BM(OFF)}$	注 A を参照		2		ms
BM - 電流源	$I_{BM(SRC)}$	BM 高電圧駆動、 $V_{BM} = 0\text{ V}$ 注 A, C を参照		-19		mA
BM - シンク電流	$I_{BM(SNK)}$	BM 低電圧駆動、 $V_{BM} = V_{5VL}$ 注 A を参照		24		mA
BM - オン出力電圧	$V_{BM(ON)}$	$I_{BM} = -2\text{ mA}$	4.2	4.65		V
BM - オフ出力電圧	$V_{BM(OFF)}$	$I_{BM} = +2\text{ mA}$		0.005	0.1	V

パラメータ	記号	条件 $T_{JC} = 0^{\circ}\text{C} \sim 100^{\circ}\text{C}$ $\text{BP} = \text{BPH} = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ(続き)						
FL ピン						
FL - ロジック 1 入力高電圧	$V_{FL(IH)}$			3.2	4.2	V
FL - ロジック 0 入力低電圧	$V_{FL(IL)}$		1.2	1.5		V
L ピン						
L ピン ブレークダウン電圧	$V_{L(BV)}$	L ピン無効 (バースト オフ状態)	600			V
L ピン UV 停止スレッシュホールド電流	$I_{L(UV-)}$		44	49	54	μA
L ピン UV リスタートスレッシュホールド電流	$I_{L(UV+)}$		58	63.5	69	μA
L ピン OV リスタートスレッシュホールド電流	$I_{L(OV-)}$		98	108	118	μA
L ピン OV 停止スレッシュホールド電流	$I_{L(OV+)}$		110	123	135	μA
L ピン UV ヒステリシス電流	$I_{L(UV)(HYST)}$		12.0	14.6	17.2	μA
L ピン OV ヒステリシス電流	$I_{L(OV)(HYST)}$		12.5	15.2	18.2	μA
L ピン シンク電流	$I_{L(SNK)}$	注 A,C を参照	200			μA
L ピン シンク電圧 UV 停止	$V_{L(SNK)(UV-)}$	$I_{L(SNK)} = I_{L(UV-)}$		1.6		V
L ピン シンク電圧 UV 開始	$V_{L(SNK)(UV+)}$	$I_{L(SNK)} = I_{L(UV+)}$		1.7		V
L ピン シンク電圧 OV 開始	$V_{L(SNK)(OV-)}$	$I_{L(SNK)} = I_{L(OV-)}$		2.0		V
L ピン シンク電圧 OV 停止	$V_{L(SNK)(OV+)}$	$I_{L(SNK)} = I_{L(OV+)}$		2.1		V
PP ピン						
PP ピン リモートオフスレッシュホールド	$I_{PP(REM-)}$		-17	-13.5	-10	μA
PP ピン リモートオンスレッシュホールド	$I_{PP(REM+)}$		-47	-39	-32	μA
PP ピン リモートオン/オフヒステリシス	$I_{PP(REM)(HYST)}$		20	25.5	31	μA
PP ピン リモートオン電圧	$V_{PP(REM+)}$			0.81		V
PP ピン リモートオフ電圧	$V_{PP(REM-)}$			0.86		V
PP ピン 異常クリアスレッシュホールド	$I_{PP(FLT-)}$		-93	-79	-66	μA
PP ピン 異常アサートスレッシュホールド	$I_{PP(FLT+)}$		-95	-81	-68	μA

パラメータ	記号	条件 $T_{JC} = 0^{\circ}\text{C} \sim 100^{\circ}\text{C}$ $\text{BP} = \text{BPH} = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ(続き)						
PP ピンリモートオン/オフヒステリシス	$I_{PP(\text{FLT})(\text{HYST})}$			1		μA
PP ピン異常アサート電圧	$V_{PP(\text{FLT}+)}$			0.75		V
PP ピン選択 0 抵抗	$R_{PP(\text{SEL}0)}$	必要な抵抗 1% E96 シリーズ		59		$\text{k}\Omega$
PP ピン選択 1 抵抗	$R_{PP(\text{SEL}1)}$	必要な抵抗 1% E96 シリーズ		158		$\text{k}\Omega$
PP ピン選択 2 抵抗	$R_{PP(\text{SEL}2)}$	必要な抵抗 1% E96 シリーズ		226		$\text{k}\Omega$
PP ピン選択 3 抵抗	$R_{PP(\text{SEL}3)}$	必要な抵抗 1% E96 シリーズ		316		$\text{k}\Omega$
PP ピン選択 4 抵抗	$R_{PP(\text{SEL}4)}$	必要な抵抗 1% E96 シリーズ		412		$\text{k}\Omega$
PP ピン選択 5 抵抗	$R_{PP(\text{SEL}5)}$	必要な抵抗 1% E96 シリーズ		536		$\text{k}\Omega$
PP ピン選択 6 抵抗	$R_{PP(\text{SEL}6)}$	必要な抵抗 1% E96 シリーズ		715		$\text{k}\Omega$
PP ピン選択 7 抵抗	$R_{PP(\text{SEL}7)}$	必要な抵抗 1% E96 シリーズ		1020		$\text{k}\Omega$
HB MOSFET						
HB-S ブレークダウン電圧定格	$V_{HBS(\text{BV})}$		600			V
HB-S 逆電圧定格	$V_{HBS(\text{BV})}$	注 A を参照	-1.5			V
S ピンへの HB 起動充電前電流	$I_{HB(\text{PRE})}$			2		mA
HB $R_{DS(\text{ON})}$		$I_{HB} = 0.8\text{ A}, T_{JS} = 25^{\circ}\text{C}, 400\text{ }\mu\text{s シングル パルス}$	LCS7260C	1.49		Ω
		$I_{HB} = 1.6\text{ A}, T_{JS} = 25^{\circ}\text{C}, 400\text{ }\mu\text{s シングル パルス}$	LCS7262C	0.73		Ω
		$I_{HB} = 3.2\text{ A}, T_{JS} = 25^{\circ}\text{C}, 400\text{ }\mu\text{s シングル パルス}$	LCS7265C	0.41		Ω
		$I_{HB} = 3.2\text{ A}, T_{JS} = 25^{\circ}\text{C}, 400\text{ }\mu\text{s シングル パルス}$	LCS7265Z	0.41		Ω
		$I_{HB} = 4.8\text{ A}, T_{JS} = 25^{\circ}\text{C}, 400\text{ }\mu\text{s シングル パルス}$	LCS7268Z	0.26		Ω
		$I_{HB} = 9.8\text{ A}, T_{JS} = 25^{\circ}\text{C}, 400\text{ }\mu\text{s シングル パルス}$	LCS7269Z	0.13		Ω

パラメータ	記号	条件 $T_{JC} = 0^{\circ}\text{C} \sim 100^{\circ}\text{C}$ $BP = BPH = 18\text{ V}$ (特に指定がない場合)	最小	標準	最大	単位	
一次側ローサイド コントローラ/ドライバ(続き)							
HB MOSFET							
結合された HB Q_{oss} (0 ~ 480 VDC)	$Q_{HBSS(480V)}$	$V_{GS} = 0\text{ V}, V_{DS} = 0 \sim 480\text{ V}$ 、注 D を参照	LCS7260C	40	50	60	nC
			LCS7262C	81	100	120	nC
			LCS7265C	153	189	225	nC
			LCS7265Z	153	189	225	nC
			LCS7268Z	245	302	360	nC
			LCS7269Z	490	604	720	nC
HB 安全を確保するためのカレントリミット	$I_{HB(SFTY)}$	注 C 参照	LCS7260C		2.7		A
			LCS7262C		5.4		A
			LCS7265C		10.1		A
			LCS7265Z		10.1		A
			LCS7268Z		16.2		A
			LCS7269Z		32.4		A
HB 起動カレント リミット	$I_{HB(IOVL)}$	注 C 参照	LCS7260C		1.9		A
			LCS7262C		3.7		A
			LCS7265C		7.0		A
			LCS7265Z		7.0		A
			LCS7268Z		11.2		A
			LCS7269Z		22.3		A
HB 起動ローカレント リミット	$I_{HB(IOVL-)}$	注 C,D を参照	LCS7260C		0.66		A
			LCS7262C		1.29		A
			LCS7265C		2.43		A
			LCS7265Z		2.43		A
			LCS7268Z		3.89		A
			LCS7269Z		7.74		A

パラメータ	記号	条件 $T_{JC} = 0 \text{ }^{\circ}\text{C} \sim 100 \text{ }^{\circ}\text{C}$ $BP = BPH = 18 \text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ(続き)						
HB ダイオード						
HB ダイオード順方向電圧	$V_{HB(F)}$	$I_F = 1.0 \text{ A}, V_{GS} = 0 \text{ V}, T_j = 100 \text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260C		1.13	V
			LCS7262C		0.9	V
			LCS7265C		0.8	V
			LCS7265Z		0.8	V
			LCS7268Z		0.74	V
			LCS7269Z		0.66	V
HB ダイオード逆回復電流	$I_{HB(RRM)}$	$I_F = I_{HB(RRM)} \text{ A}, di/dt = 200 \text{ A}/\mu\text{s}, V_R = 400 \text{ V}, T_j = 125 \text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260C		4.0	A
			LCS7262C		5.6	A
			LCS7265C		8	A
			LCS7265Z		8	A
			LCS7268Z		10.2	A
			LCS7269Z		20.4	A
HB ダイオード逆回復時間	$T_{HB(RR)}$	$I_F = I_{HB(RRM)} \text{ A}, di/dt = 200 \text{ A}/\mu\text{s}, V_R = 400 \text{ V}, T_j = 125 \text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260C		110	ns
			LCS7262C		170	ns
			LCS7265C		200	ns
			LCS7265Z		200	ns
			LCS7268Z		200	ns
			LCS7269Z		200	ns
HB ダイオード逆回復充電	$Q_{HB(RR)}$	$I_F = I_{HB(RRM)} \text{ A}, di/dt = 200 \text{ A}/\mu\text{s}, V_R = 400 \text{ V}, T_j = 125 \text{ }^{\circ}\text{C}$ 注 D を参照	LCS7260C		220	nC
			LCS7262C		480	nC
			LCS7265C		840	nC
			LCS7265Z		840	nC
			LCS7268Z		1200	nC
			LCS7269Z		2400	nC

パラメータ	記号	条件 $T_{JC} = 0 \text{ }^{\circ}\text{C} \sim 100 \text{ }^{\circ}\text{C}$ $BP = BPH = 18 \text{ V}$ (特に指定がない場合)	最小	標準	最大	単位
一次側ローサイド コントローラ/ドライバ(続き)						
HD ピン						
HD-S ブレークダウン電圧	$V_{HDS(BV)}$		600			V
HD-HB ブレークダウン電圧定格	$V_{HBHD(BV)}$		600			V
HD-HB 逆電圧定格	$V_{HBS(BV)}$	注 A を参照	-1.5			V
ハーフブリッジ過熱停止	$HB_{(OT)(STOP)}$	注 A を参照	131	139	147	$^{\circ}\text{C}$
ハーフブリッジ過熱ヒステリシス	$HB_{(OT)(HYST)}$	注 A を参照	10	14	18	$^{\circ}\text{C}$
LS コントローラ過熱停止	$LS_{(OT)(STOP)}$	注 A を参照	115	125	135	$^{\circ}\text{C}$
LS コントローラ過熱開始	$LS_{(OT)(START)}$	注 A を参照	66	78	90	$^{\circ}\text{C}$

注:

- A. テスト済みパラメータではありません。標準値を参照して設計してください。
- B. 一般的な LLC 応用回路内にあります。
- C. 通常は内部回路によって制限されます。
- D. テスト済みパラメータではありません。デバイス特性に基づいています。

絶対最大定格^{1,2} – LSR2000C

BPS ピン電圧	-0.3 V ~ 25 V
BPS ピン電流	2 A
D1、D2 ピン電圧	-1.5 V ~ 150 V
FB ピン電圧	-0.3 V ~ 6 V
CMP ピン電圧	-0.3 V ~ 6 V
G1、G2 ピン電圧	-0.3 V ~ 20 V
IS ピン電圧	-0.3 V ~ 5 V
5VS ピン電圧	-0.3 V ~ 6 V
5VL ピン電圧 (GP に関する)	-0.3 V ~ 6 V
FL ピン電圧 (GP に関する)	-0.3 V ~ 6 V
ジャンクション温度 ³	-40 ~ 150 °C
保存温度	-65 °C ~ 150 °C
周囲温度	-40 °C ~ 105 °C
リード温度 ⁴	260 °C

- 注:
- 特に指定がない限り、すべての電圧は GSA、GSB を基準とし、 $T_A = 25^\circ\text{C}$ 。
 - 仕様の最大定格は、一度に 1 回のみであれば製品に回復不能な損傷を与えることなく印加できます。絶対最大定格の状態を長時間続けると、製品の信頼性に悪影響を与えるおそれがあります。
 - 通常は内部回路によって制限されます。
 - ケースから 1/16 インチの点で 5 秒間。
 - 500 msec 未満の絶対最大電圧は 3 V です。

熱抵抗

熱抵抗: InSOP-24D

(θ_{JA})	90 °C/W ¹	注: 1. ピン 2 と 12 は 0.36 平方インチ (232 mm^2)、2 オンス (610 g/m^2) の共有 銅箔部にはんだ付け。
-------------------	----------------------	---

パラメータ	条件	定格	単位
UL1577 に対応する定格			
二次側電力定格	TAMB = 25 °C 注 A を参照	820	mW
二次側電力定格	TAMB = 105 °C	300	mW
二次側電流定格	TAMB = 25 °C 注 A を参照	34	mA
パッケージの特性			
空間距離		11.35	mm (最小)
沿面距離		11.35	mm (最小)
絶縁距離 (DTI)		0.4	mm (最小)
過渡絶縁電圧		6	kV (最小)
比較トラッキング指数 (CTI)		600	-

注 A: UL テストに関する備考: 二次側ピン 7 BPS は二次側の IC 内部コントローラに電力を供給し、定電流負荷として機能します。このピンは、仕様に記載されている 8 ~ 24 VDC 範囲の電圧を受け入れるためのものであり、電圧範囲の上限において最大 818 mW を供給します。

パラメータ	記号	条件 BPS = 12 V $T_j = 0^\circ\text{C} \sim 100^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位
安全絶縁バリアの二次側						
FREQUENCY ピン						
FMIN 周波数範囲 0	$F_{\text{MIN(FR0)AUTO}}$	注 A を参照	LSR2000C H001	21	23	24 kHz
FMIN 周波数範囲 1	$F_{\text{MIN(FR1)AUTO}}$		LSR2000C H002	28	30	32 kHz
FMIN 周波数範囲 2	$F_{\text{MIN(FR2)AUTO}}$		LSR2000C H003	41	45	47 kHz
FMIN 周波数範囲 3	$F_{\text{MIN(FR3)AUTO}}$		LSR2000C H004	55	60	63 kHz
FMAX 周波数範囲 0	$F_{\text{MIN(FR0)LATCH}}$		LSR2000C H005			
FMAX 周波数範囲 1	$F_{\text{MIN(FR1)LATCH}}$		LSR2000C H001	123	135	141 kHz
FMAX 周波数範囲 2	$F_{\text{MIN(FR2)LATCH}}$		LSR2000C H002	167	183	191 kHz
FMAX 周波数範囲 3	$F_{\text{MIN(FR3)LATCH}}$		LSR2000C H003	246	270	282 kHz
			LSR2000C H004	334	366	383 kHz
			LSR2000C H005			
BPS ピン						
BPS 低電圧シャットダウン スレッシュホールド	$V_{\text{BPS(UV-)}}$			7.0	7.25	7.5 V
BPS UV 開始スレッシュ ホールド超過	$V_{\text{BPS(UV+)}}$			7.3	7.55	7.8 V
BPS 開始/停止ヒステリシス	$V_{\text{BPS(UV)(HYST)}}$				0.29	V
BPS ピン電流 (バースト)	$I_{\text{BPS(BURST)}}$	超軽負荷スイッチング G1、G2 フローティングで動作、注 D を参照			600	μA
BPS ピン電流消費	$I_{\text{BPS(SW)}}$	$V_{\text{BPS}} = V_{\text{BPS(UV+)}}$ G1、G2 フローティングのデバイス	周波数範囲 0 (90 kHz)		9.9	mA
			周波数範囲 1 (120 kHz)		12.5	mA
			周波数範囲 2 (180 kHz)		17.6	mA
			周波数範囲 3 (240 kHz)		23.2	mA
5VS ピン						
5VS 二次側起動スレッシュ ホールド	$V_{\text{5VS(UV+)}}$	$C_{\text{5VS}} = 1 \mu\text{F} / 10 \text{ V}$ セラミック 注 A を参照		4.25	4.30	4.37 V
5VS 二次側停止スレッシュ ホールド	$V_{\text{5VSU(V-)}}$	$C_{\text{5VS}} = 1 \mu\text{F} / 10 \text{ V}$ セラミック 注 A を参照		4.15	4.2	4.25 V
5VS ヒステリシス	$V_{\text{5VS(HYST)}}$	$C_{\text{5VS}} = 1 \mu\text{F} / 10 \text{ V}$ セラミック 注 A を参照		0.08	0.1	0.12 V
5VS 出力電圧	V_{5VS}	$I_{\text{5VS}} = 0 \text{ mA}$ 、注 A を参照			5.18	V
IS ピン						
IS ピン入力コモン モード 電圧	$V_{\text{IS(CM)}}$				2.8	V
IS ピン入力インピーダンス	$R_{\text{IS(IN)}}$			3.2	3.7	4.3 $\text{k}\Omega$
IS ピン入力電流クリップ スレッシュホールド	$I_{\text{IS(CLIP)}}$		-44	-39	-32	μA
IS ピン ゲイン	$G_{\text{IS(CMP)}}$		-74	-72	-70	kV/A
IS ポール	$F_{\text{IS(CMP)}}$	注 A を参照	2.1	3.3	4.4	MHz

パラメータ	記号	条件 $V_{FB} = 12\text{ V}$ $T_j = 0^\circ\text{C} \sim 100^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位
安全絶縁バリアの二次側 (続き)						
CMP ピン						
CMP ピン最大出力電流	$I_{\text{CMP(OUT)}(\text{MAX})}$	$V_{FB} = V_{FB(\text{STOP})(\text{TH})}$ 注 D を参照	50	80	140	μA
CMP ピンバーストオフ 2.5V プル	$R_{\text{CMP(PULL)}(2\text{V5})}$	バーストオフ状態中 注 A を参照		1		$\text{M}\Omega$
FB ピン						
FB ピン REF スレッシュホールド	$V_{FB(\text{REF})}$	V_{FB} (ICMP = 0 の時点)	3.7	3.75	3.8	V
FB ピン停止プラススレッシュホールド	$V_{FB\text{STOP}(\text{TH})}$		3.91	3.96	4.01	V
FB ピン停止 - VFBREF	$V_{FB\text{STOP}(\text{DIFF})}$	電圧差 ($V_{FB\text{STOP}(\text{TH})} - V_{FB\text{REF}}$)	194	210	226	mV
FB ピン最大スレッシュホールド	$V_{FB(\text{MAX})(\text{TH})}$		3.72	3.77	3.81	V
FB ピン最大 - VFBREF	$V_{FB(\text{MAX})(\text{DIFF})}$	電圧差 ($V_{FB(\text{MAX})(\text{TH})} - V_{FB\text{REF}}$)	6	19	32	mV
FB ピン最小スレッシュホールド	$V_{FB(\text{MIN})(\text{TH})}$		3.69	3.73	3.77	V
FB ピン最小 - VFBREF	$V_{FB\text{MIN}(\text{DIFF})}$	電圧差 ($V_{FB\text{MIN}(\text{TH})} - V_{FB\text{REF}}$)	-32	-19	-6	mV
FB ピン REG スレッシュホールド	$V_{FB\text{REG}(\text{TH})}$		3.7	3.75	3.8	V
FB ピン REG - VFBREF	$V_{FB\text{REG}(\text{DIFF})}$	電圧差 ($V_{FB\text{REG}(\text{TH})} - V_{FB\text{REF}}$)	-14	0	14	mV
FB ピン電圧差 (VREG - VMIN)	$V_{FB\text{REG}(\text{MIN})}$		6	19	32	mV
FB ピン電圧差 (VMAX - VMIN)	$V_{FB(\text{MAX})\text{MIN}}$		25	39	52	mV
FB ピン MINBOOST スレッシュホールド	$V_{FB\text{BSTM}(\text{TH})}$		3.54	3.60	3.65	V
FB ピン MINBOOST VFBREF	$V_{FB\text{BSTM}(\text{DIFF})}$	電圧差 ($V_{FB\text{BSTM}(\text{TH})} - V_{FB\text{REF}}$)	-160	-148	-136	mV
FB ピン MAXBOOST スレッシュホールド	$V_{FB\text{BSTP}(\text{TH})}$		3.75	3.8	3.85	V
FB ピン MAXBOOST VFBREF	$V_{FB\text{BSTP}(\text{DIFF})}$	電圧差 ($V_{FB\text{BSTP}(\text{TH})} - V_{FB\text{REF}}$)	42	55	68	mV
FB CMP トランスマッカタスの通常ゲイン	$G_{FB(\text{CMP})(\text{NORM})}$	$T_j = 25^\circ\text{C}$ $V_{FB} > V_{FB\text{BSTM}(\text{TH})}$ 及び $V_{FB} < V_{FB\text{BSTP}(\text{TH})}$	85	95	105	$\mu\text{A}/\mu\text{V}$
FB CMP トランスマッカタスの昇圧ゲイン	$G_{FB(\text{CMP})(\text{BST})}$	$T_j = 25^\circ\text{C}$ $V_{FB} < V_{FB\text{BSTM}(\text{TH})}$ または $V_{FB} > V_{FB\text{BSTP}(\text{TH})}$	325	365	405	$\mu\text{A}/\mu\text{V}$
トランスマッカタス インピーダンス 100 °C / 25 °C 比率	$G_{FB(\text{CMP})(\text{RATIO})}$	注 D を参照		93		%
FB ポール周波数	$f_{FB(\text{BW})}$	注 A を参照	187	316	654	kHz
FB ピンブリード電流	$I_{FB(\text{DN})}$	$T_j = 25^\circ\text{C}$ 、注 A を参照		100		nA



パラメータ	記号	条件 BPS = 12 V $T_j = 0^\circ\text{C} \sim 100^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位
安全絶縁バリアの二次側 (続き)						
PS ピン						
PS ピン選択 0 抵抗	$R_{PS(SEL0)}$	必要な抵抗 1% E96 シリーズ		75		kΩ
PS ピン選択 1 抵抗	$R_{PS(SEL1)}$	必要な抵抗 1% E96 シリーズ		75		kΩ
PS ピン選択 2 抵抗	$R_{PS(SEL2)}$	必要な抵抗 1% E96 シリーズ		75		kΩ
PS ピン選択 3 抵抗	$R_{PS(SEL3)}$	必要な抵抗 1% E96 シリーズ		169		kΩ
PS ピン選択 4 抵抗	$R_{PS(SEL4)}$	必要な抵抗 1% E96 シリーズ		169		kΩ
PS ピン選択 5 抵抗	$R_{PS(SEL5)}$	必要な抵抗 1% E96 シリーズ		255		kΩ
PS ピン選択 6 抵抗	$R_{PS(SEL6)}$	必要な抵抗 1% E96 シリーズ		340		kΩ
PS ピン選択 7 抵抗	$R_{PS(SEL7)}$	必要な抵抗 1% E96 シリーズ		499		kΩ
G1 及び G2 ピン						
G1、G2 クランプ電圧 (周波数 0, 1)	$V_{G1(CLMP)}$ $V_{G2(CLMP)}$	BPS = 15 V	10.3	11.7	13.5	V
G1、G2 クランプ電圧 (周波数 2, 3)	$V_{G1(CLMP)}$ $V_{G2(CLMP)}$	BPS = 15 V	5.0	6.0	7.0	V
G1、G2 BP 電圧降下	$V_{G1(CLMP)(DROP)}$ $V_{G2(CLMP)(DROP)}$	BPS = 15 V 注 A を参照	0.65	1.1	1.5	V
G1、G2 供給電流	$I_{G1(SOURCE)}$ $I_{G2(SOURCE)}$	BPS = 15 V, VG1 = VG2 = 0 V	0.65	1.1	1.5	A
G1、G2 シンク電流	$I_{G1(SINK)}$ $I_{G2(SINK)}$	BPS = 15 V, VG1 = VG2 = VG1(CLMP)	1.6	2	2.2	A

パラメータ	記号	条件 $BPS = 12\text{ V}$ $T_j = 0^\circ\text{C} \sim 100^\circ\text{C}$ (特に指定がない場合)	最小	標準	最大	単位
安全絶縁バリアの二次側 (続き)						
D1 及び D2 ピン						
D1、D2 ブレーカダウン電圧	BV_{D1D2}		150			V
D1、D2 外付け抵抗	$R_{D1D2(EXT)}$	SR FET ドレインと D1、D2 ピン間の推奨外付け R	200		1500	Ω
D1、D2 逆電流	$I_{D1D2(INV)}$	GND 未満時に D1、D2 からの許容電流	-5			mA
D1、D2 SR オン スレッシュホールド	$V_{D1D2ON(TH)}$	注 E を参照	-275	-250	-210	mV
D1、D2 SR オフ スレッシュホールド	$V_{D1D2OFF(TH)}$	注 E を参照	3	8.5	12.5	mV
D1、D2 SR オフ スレッシュホールド一致	$\Delta V_{D1D2OFF}$		-2.6	0	2.6	mV
D1、D2 出力バイアス電流 - オフ	$I_{D1D2OFF}$	$V_{D1D2OFF(TH)}$ における D1、D2 からのバイアス電流	-17	-13	-9	μA
二次側制御過熱						
二次側制御過熱停止	$SC_{(OT)(STOP)}$	注 A を参照	123	130	137	$^\circ\text{C}$
二次側制御過熱開始	$SC_{(OT)(START)}$	注 A を参照		75		$^\circ\text{C}$
安全絶縁バリアの一次側						
5VL ピン						
5VL 起動スレッシュホールド	$V_{5VL(UV+)}$	$C_{5VL} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック	3	3.5	4	V
5VL 起動ヒステリシス	$V_{5VL(HYST)}$	$C_{5VL} = 1\text{ }\mu\text{F} / 10\text{ V}$ セラミック		1.5		V
FL ピン						
FL - ロジック 1 出力電圧	$V_{FL(1)}$	$I_{FL} = 10\text{ mA}, 5VL = 5\text{ V}$	4.55	4.7	4.929	V
FL - ロジック 0 出力電圧	$V_{FL(0)}$	$I_{FL} = +10\text{ mA}$	0.17	0.25	0.42	V

注:

- A. テスト済みパラメータではありません。標準値を参照して設計してください。
- B. 一般的な LLC 応用回路内にあります。
- C. 通常は内部回路によって制限されます。
- D. テスト済みパラメータではありません。デバイス特性に基づいています。
- E. 量産試験の制限です。SR MOSFET ドレイン (D1、D2) で観察された動作スレッシュホールドです。選択した D1、D2 抵抗 $R_{D1D2(EXT)}$ の値によって異なります。

InSOP-24C



注：
—Saddles
—Saddles
—Saddles
—Saddles

1. 尺法と許容差は ASME Y14.5M = 1994 に準拠します。

2. 図示した守法は、プラスチック製本体の最外部を判断するリード間隔をバーバリ、ゲートのバリ、シユ、タイバーで規制する。

本体の上部及び下部の間のずれが含まれます。最大金

図示した寸法は、メッキ厚を含みます。

4. リード間の鑄ブリまたは突起を含みません。


5. 寸法の単位はミリ表示。

6. A、B のデータは、H のデータによって決まります。


7. 露出ハッドのサイズ及び位置の寸法は参考用です。

注：記載されている基板のフットプリントは、パッケージと基板間の沿面距離を含む、基本的に熱、機械、電気的相互接続に関する最小限の推奨レイアウトです。特定用途の要件に基づいて変更されま

POWeDIP-20B



InSOP-24D



注:
1. 尺寸と許容差は ASME Y14.5M - 1994 に準拠します。
2. △図示した寸法は、プラスチック製本体の設外部で判断しています。これには、モールドフラッシュ、タイバーバリ、ゲートのバリ、及びリード間の鋸波りは含まれませんが、プラスチック本体の上部及び下部の間のすれが含まれます。最大金型距離は、側面ごとに 0.18 [0.007] です。


3. △図示した寸法は、メッキ厚を含みます。

4. リード間の鋸波りまたは突起を含みません。

5. 尺寸の単位はミリ（インチ）表示。
6. A、B のデータは、H のデータによって決まります。

パッケージのマーキング

InSOP-24C



- A. Power Integrations のロゴ
- B. アセンブリのデータコード(年の下 2 桁、その後に 2 桁の週表示)
- C. 製品 ID (部品番号/パッケージ タイプ)
- D. ロット ID コード


PI-9310-021121

品番コード体系表



パッケージのマーキング


POWeDIP-20B



- A. Power Integrations のロゴ
 - B. アセンブリのデータコード(年の下 2 桁、その後に 2 桁の週表示)
 - C. 製品 ID (部品番号/パッケージ タイプ)
 - D. ロット番号


PI-9718-102423

品番コード体系表



パッケージのマーキング


InSOP-24D



- A. Power Integrations のロゴ
- B. アセンブリのデータ コード (年の下 2 桁、その後に 2 桁の週表示)
- C. 製品 ID (部品番号/パッケージ タイプ)
- D. 製品 ID コード
- E. 1 ピンの指示記号
- F. 機能コード

PI-9311-021621

品番コード体系表



HiperLCS-2

機能コード	周波数の範囲	公称周波数	バースト モード
H001	0	90 kHz	テーブル 6 を参照
H002	1	120 kHz	テーブル 6 を参照
H003	2	180 kHz	テーブル 6 を参照
H004	3	240 kHz	テーブル 6 を参照
H005	3	240 kHz	<2%

MSL テーブル

部品番号	MSL 定格
LCS7260C	3
LCS7262C	3
LCS7265C	3
LSR2000C	3

部品番号コード体系表

部品番号	オプション	数量
LCS7260C	リール	2000
LCS7262C	リール	2000
LCS7265C	リール	2000
LCS7265Z	チューブ	25
LCS7268Z	チューブ	25
LCS7269Z	チューブ	25
LSR2000C-H001	リール	2000
LSR2000C-H002	リール	2000
LSR2000C-H003	リール	2000
LSR2000C-H004	リール	2000
LSR2000C-H005	リール	2000

改訂	Notes	日付
B	製造リリース。	2021 年 3 月
C	更新。	2022 年 3 月
D	追加のエラー コードを含む更新。	2022 年 11 月
E	H005 コードを追加。	2023 年 7 月
F	POWeDIP の製造リリース。	2025 年 1 月

最新の情報については、弊社 Web サイト www.power.com をご覧ください。

Power Integrations は、信頼性や生産性を向上するために、いつでも製品を変更する権利を保有します。Power Integrations は、ここに記載した機器または回路を使用したことから生じる事柄について責任を一切負いません。Power Integrations は、ここでは何らの保証もせず、商品性、特定目的に対する適合性、及び第三者の権利の非侵害性の默示の保証などが含まれますがこれに限定されず、すべての保証を明確に否認します。

特許情報

ここで示した製品及びアプリケーション（製品の外付けトランジスト構造と回路も含む）は、米国及び他国の特許の対象である場合があります。また、Power Integrations に譲渡された米国及び他国の出願中特許の対象である可能性があります。Power Integrations が保有する特許の全リストは、[www.power.com](http://www.power.com/company/intellectual-property-licensing/) に掲載されています。Power Integrations は、<https://www.power.com/company/intellectual-property-licensing/> の定めるところに従って、特定の特許権に基づくライセンスをお客様に許諾します。

生命維持に関する方針

Power Integrations の社長の書面による明示的な承認なく、Power Integrations の製品を生命維持装置またはシステムの重要な構成要素として使用することは認められていません。ここで使用した用語は次の意味を持つものとします。

- 「生命維持装置またはシステム」とは、(i) 外科手術による肉体への埋め込みを目的としているか、または (ii) 生命活動を支援または維持するものであり、かつ (iii) 指示に従って適切に使用した時に動作しないと、利用者に深刻な障害または死をもたらすと合理的に予想されるものです。
- 「重要な構成要素」とは、生命維持装置またはシステムの構成要素のうち、動作しないと生命維持装置またはシステムの故障を引き起こすか、あるいは安全性または効果に影響を及ぼすと合理的に予想される構成要素です。

Power Integrations、Power Integrations ロゴ、CAPZero、ChiPhy、CHY、DPA-Switch、EcoSmart、E-Shield、eSIP、eSOP、HiperLCS、HiperPLC、HiperPFS、HiperTFS、InnoSwitch、Innovation in Power Conversion、InSOP、LinkSwitch、LinkZero、LYTSwitch、SENZero、TinySwitch、TOPSwitch、PI、PI Expert、PowiGaN、SCALE、SCALE-1、SCALE-2、SCALE-3、及び SCALE-iDriver は Power Integrations, Inc. の商標です。その他の商標は、各社の所有物です。©2024, Power Integrations, Inc.

Power Integrations の世界各国の販売サポート担当

本社 5245 Hellyer Avenue San Jose, CA 95138, USA 代表: +1-408-414-9200 カスタマー サービス: 上記以外の国: +1-65-635-64480 南北アメリカ: +1-408-414-9621 電子メール: usasales@power.com	ドイツ (AC-DC/LED/モーター制御販売) Einsteinring 24 85609 Dornach/Aschheim Germany 電話: +49-89-5527-39100 電子メール: eurosales@power.com	イタリア Via Milanese 20, 3rd.Fl. 20099 Sesto San Giovanni (MI) Italy 電話: +39-024-550-8701 電子メール: eurosales@power.com	シンガポール 51 Newton Road #19-01/05 Goldhill Plaza Singapore, 308900 電話: +65-6358-2160 電子メール: singaporesales@power.com
中国 (上海) Rm 2410, Charity Plaza, No. 88 North Caoxi Road Shanghai, PRC 200030 電話: +86-21-6354-6323 電子メール: chinasales@power.com	ドイツ (ゲート ドライバ販売) HellwegForum 3 59469 Ense Germany 電話: +49-2938-64-39990 電子メール: igbt-driver.sales@power.com	日本 〒222-0033 神奈川県横浜市 港北区新横浜 1-7-9 友泉新横浜一丁目ビル 電話: +81-45-471-1021 電子メール: japansales@power.com	台湾 5F, No. 318, Nei Hu Rd., Sec. 1 Nei Hu Dist. Taipei 11493, Taiwan R.O.C. 電話: +886-2-2659-4570 電子メール: taiwansales@power.com
中国 (深圳) 17/F, Hivac Building, No. 2, Keji Nan 8th Road, Nanshan District, Shenzhen, China, 518057 電話: +86-755-8672-8689 電子メール: chinasales@power.com	インド #1, 14th Main Road Vasanthanagar Bangalore-560052 India 電話: +91-80-4113-8020 電子メール: indiasales@power.com	韓国 RM 602, 6FL Korea City Air Terminal B/D, 159-6 Samsung-Dong, Kangnam-Gu, Seoul, 135-728, Korea 電話: +82-2-2016-6610 電子メール: koreasales@power.com	英國 Building 5, Suite 21 The Westbrook Centre Milton Road Cambridge CB4 1YG 電話: +44 (0) 7823-557484 電子メール: eurosales@power.com