

# 애플리케이션 노트 AN-61

## LinkSwitch-3 제품군

### 디자인 가이드 및 고려 사항

#### 소개

LinkSwitch™-3 IC 제품군은 최대 10W 출력의 오프라인 파워 서플라이를 위해 설계된 고집적 모놀리식 스위칭 IC 그룹입니다. 충전기, 어댑터, 보조 서플라이 및 LED 드라이버에 이상적인 LinkSwitch-3는 옴토커플러 또는 2차측 피드백 회로를 사용하지 않아도 정전압 및 정전류(CV/CC) 출력 레귤레이션을 제공합니다. 통합 출력 케이블 전압 강하 보정, 트랜스포머 인덕턴스 보정 및 외부 부품 온도 변동 보정을 통해 출력 케이블 끝에서도 높은 정확성을 제공합니다. ON/OFF 컨트롤은 부하 및 라인 전체의 효율을 최적화하여 무부하 및 파워 서플라이 효율 요구 사항을 쉽게 충족할 수 있도록 합니다.

이 제품군의 각 제품에는 고전압 파워 MOSFET과 컨트롤러가 하나의 다이에 통합되어 있습니다. 내부 스타트업 바이어스 전류는 DRAIN 핀에 연결된 고전압 전류 소스에서 끌어오기 때문에 외부 스타트업 부품이 필요 없습니다. 내부 오실레이터는 최대 주파수 모드로 작동할 때 주파수를 변조(지터)하여 EMI를 감소시킵니다. 또한 IC에는 시스템 레벨 보호 기능이 통합되어 있습니다. 오토 리스타트 기능은 과부하, 출력 쇼트 또는 오픈루프 상태에서 MOSFET, 트랜스포머 및 출력 다이오드의 전력 손실을 제한합니다. 오토 리커버리 히스테리시스 썬들 셋다운 기능은 썬들 문제 발생 시 MOSFET 스위칭을 비활성화합니다. 파워 인테그레이션스(Power Integrations)의 EcoSmart™ 기술을 통해 LYTSwitch-3 제품군을

사용하여 설계된 파워 서플라이에서는 저렴한 외부 바이어스 회로가 있는 경우에는 무부하 전력 출력을 30mW 미만으로 낮출 수 있습니다. 이를 통해 캘리포니아 에너지 위원회(CEC), 유럽 CoC(Code of Conduct) 및 ENERGY STAR와 같은 일치된 에너지 효율 표준을 충족할 수 있습니다.

#### 기본적인 회로 구성

그림 1의 회로는 LinkSwitch-3를 사용하여 설계된 플라이백 파워 서플라이의 기본 구성을 보여줍니다. LinkSwitch-3의 고집적 통합으로 인해 외부에서 해결해야 하는 설계 문제가 훨씬 줄어들어 모든 애플리케이션에 대하여 하나의 일반적인 회로 구성이 가능합니다. 예를 들어, 일부 회로 부품의 경우 출력 전력 레벨마다 값이 달라야 할 수 있지만 회로 구성은 변하지 않고 유지됩니다.

#### 범위

이 애플리케이션 노트는 LinkSwitch-3 디바이스 제품군을 사용하여 절연형 AC-DC 플라이백 파워 서플라이를 설계하는 엔지니어를 위해 제작되었습니다. 이 애플리케이션 노트에서는 엔지니어가 신속하게 주요 부품을 선택하고 적절한 트랜스포머 설계를 완료할 수 있는 지침을 제공합니다. 작업을 간소화하기 위해 이 애플리케이션 노트에서는 PI Expert™ 설계 소프트웨어 제품군의 일부인 PIXis 설계 스프레드시트를 직접 참조합니다.




그림 1. 에너지 효율적인 USB 충전기 파워 서플라이(평균 효율 78%, 무부하 입력 전력 30mW 미만)

이러한 애플리케이션 노트 이외에도 LinkSwitch-3 DER(설계 예제 보고서)을 확인하실 수 있습니다. PI Expert, 설계 예제 보고서 및 이 문서에 대한 업데이트를 다운로드하는 방법에 대한 자세한 내용은 [www.power.com/ko](http://www.power.com/ko)를 참조하십시오.

**릭 스타트**

바로 시작하려면 다음 정보를 사용하여 트랜스포머를 빠르게 설계하고 첫 번째 프로토타입에 필요한 부품을 선택합니다. 아래에서 설명하는 정보만 PIXIs 스프레드시트에 입력하면 됩니다. 기타 파라미터는 일반적인 설계에 따라 자동으로 선택됩니다. 스프레드시트 셀 위치는 대괄호로 묶인 [셀]을 참조하여 주십시오.

- AC 입력 전압 범위  $V_{AC\_MIN}$ ,  $V_{AC\_MAX}$ 와 최소 라인 주파수  $f_L$  [B3, B4, B5]를 입력합니다.
- 애플리케이션 유형(어댑터 또는 오픈 프레임) [B6]을 선택합니다.
- 해당하는 경우 케이블 끝의 공칭 출력 전압,  $V_o$  [B7]을 입력합니다.
- 최소 필요 출력 전류 값 [B8]을 입력합니다.
- 효율 예상치 [B10]을 입력합니다.
  - 유니버설 입력 전압(85~265VAC) 또는 단일 100/115VAC (85~132VAC) 설계의 경우 0.76을 입력하고, 단일 230VAC (185~265VAC) 설계의 경우 0.78을 입력합니다. (최대 부하 및  $V_{AC\_MIN}$ 에서 첫 번째 프로토타입 보드의 효율성을 측정한 후 필요에 따라 수치를 조정.)
- 손실 배분 계수 Z [B11]을 입력합니다.
  - 일반적인 애플리케이션의 경우 0.5(첫 프로토타입 보드 평가 후 이에 따라 값 조정)
- $C_{IN}$  입력 커패시턴스 [B13]을 입력합니다.
  - 유니버설(85~265VAC) 또는 단일(100/115VAC) 라인 전압의 경우  $\geq 2.5\mu F/W$ .
  - 단일(230VAC) 또는 단일(195~265VAC) 라인 전압의 경우  $1\mu F/W$ .
  - 참고: LinkSwitch-3 디바이스를 선택한 후 계산된 듀티 사이클 [D64]가 55%보다 크면 입력 커패시턴스를 늘립니다.
- 드롭다운 목록에서 LinkSwitch-3 디바이스를 선택합니다.
  - 출력 전력에 따라 표 1에서 디바이스를 선택합니다.
- 드롭다운 목록에서 케이블 전압 강하 보정 옵션을 선택합니다. 이 단계 후 [B17]에 전체 부품 번호가 표시됩니다.
- 정격 작동 주파수  $F_s$  [B22]를 입력합니다 ( $F_s$ 는 파워 서플라이가 정격 피크 출력 전력 포인트에서 정격 부품 값으로 작동하는 경우 정상 작동 주파수임). 참고: 권장되는 주파수는 70kHz, 85kHz입니다.
- $V_{DS}$  [B24], ON 상태 드레인 소스 전압 강하값을 입력합니다. 더 나은 데이터를 사용할 수 없는 경우 10V를 사용합니다.
- 출력 정류기의 포워드 전압 강하값  $V_D$  [B25]를 입력합니다. 쇼트키에는 0.5 그리고 표준 PN-정선 다이오드에는 0.7을 사용합니다.
- 불연속 작동을 보장하기 위해  $K_p$  [D26]이 1.0보다 크지 확인합니다. CC 오차를 줄이기 위해 1.15보다 큰  $K_p$ 의 값을 설정합니다.
- [B30]에 피드백 권선 턴 수를 입력하고  $V_{FLY}$  [B31]이 4V보다 크지 확인해야 합니다.
- 바이어스 권선 전압  $V_B$  [B36]을 입력합니다. 무부하 입력 전력을 최소화하려면 10V가 권장됩니다. 참고:  $V_{FLY}$  [B30]이 10V보다 크면 피드백 권선이 별도의 바이어스 권선이 필요하지 않은 바이어스 권선으로 공유될 수 있습니다.
- 출력 정류기의 전도 시간인  $D_{CON}$  [B40]에 값 4.6 $\mu s$ 를 입력합니다. 참고:  $D_{CON}$ 는 원하는 값이고  $D_{CON\_FINAL}$ 는 실제  $D_{CON}$ ( $N_p$ ,  $N_s$  및  $V_{MIN}$ 에 대해 정수 값 간주)입니다.
- 드롭다운 메뉴 [B48]에서 코어 유형을 입력합니다. 원하는 코어가 목록에 없는 경우 드롭다운 메뉴에서 "사용자 지정"을 선택하고 커스텀-코어 [B49]에 코어 이름을 수동으로 입력하면 코어의 특성  $A_e$ ,  $L_e$  및  $A_L$  ([B51] [B52] [B53])를 입력할 수 있습니다.
- 보빈 폭 BW [B54]를 입력합니다.

**출력 전력표<sup>1,2,3,4</sup>**

제품 <sup>5</sup>	90-264VAC	
	D(SO-8C) 패키지	
	어댑터	오픈 프레임
LNK6404D/LNK6424D	3.5W	4.1W
LNK6405D/LNK6415D/ LNK6425D	4.5W	5.1W
LNK6406D/LNK6416D/ LNK6426D/LNK6436D/ LNK6446D	5.5W	6.1W
LNK6407D/LNK6417D/ LNK6427D	7.5W	7.5W
제품 <sup>5</sup>	E(eSIP-7C) 및 K(eSOP-12B) 패키지	
	어댑터	오픈 프레임
	LNK6407K/LNK6417K/ LNK6427K	8.5W
LNK6408K/LNK6418K/ LNK6428K/LNK6448K	10W	10W
LNK6408E/LNK6418E/ LNK6428E/LNK6448E	10W	10W

표 1. 출력 전력표

참고:

- 최소 입력 DC 전압 >90VDC,  $K_p \geq 1$ (정확한 CC 레귤레이션을 위한 권장 사항은  $K_p \geq 1.15$ ),  $\eta > 78\%$ ,  $D_{MAX} < 55\%$ 로 가정합니다.
- 낮은 입력 전압을 사용하는 경우 출력 전력 용량은 감소합니다.
- 적절한 히트싱크가 있는 상태에서의 최소 연속 전력은 주변 온도 50°C, 디바이스 정선 온도 110°C 이하에서 측정됩니다.
- BYPASS 핀 공급에 바이어스 권선이 사용되었다고 가정합니다.
- 패키지: D: SO-8C, E: eSIP-7C, K: eSOP-12B.

- 마진 테이프가 필요한 경우 [B55]에 마진 테이프 폭을 입력합니다. 참고: 그러면 입력한 값의 두 배로 권선 폭이 줄어듭니다.
- 1차측 레이어 수 L [B56]을 입력합니다. 1차측 누설 인덕턴스 값을 제한하려면 최대 3개 레이어를 사용합니다.
- 1차측 인덕턴스 오차  $L_p$ (TOLERANCE) [B73]을 입력합니다.
- 트랜스포머 코어 최대 자속 밀도  $B_m$ (TARGET) [B76]을 입력합니다. 참고: 트랜스포머의 가청 노이즈를 허용 가능한 수준으로 유지하려면 최대 자속 밀도(2600가우스) 이상으로 사용하지 마십시오. 경고를 처리하려면 F열의 지침을 따르십시오.
- 코어 갭  $L_g$  [D81], 전선 게이지 AWG [D86] 및 1차측 권선 전류 밀도 CMA [D87]가 허용 가능한 범위 내에 있는지 확인합니다.
- LinkSwitch-3 드레인 전압 [D99]이 680V 미만인지 확인합니다.
- 피드백 저항으로  $R_{UPPER}$  [D43] 및  $R_{LOWER}$  [D44] 저항 값을 사용합니다 (그림 1).
- PIV [D100] 및  $I_{SRMS}$  [D93]을 사용하여 적절한 출력 정류기를 결정합니다.
- 입력 커패시터 정격 전압( $V_{MAX}$  [D61] 이상)을 선택하고 리플 정격 전류( $I_{RIPPLE}$  [D67] 이상)를 선택합니다.
- $V_o$  [B8], ISP [D90] 및  $I_{RIPPLE}$  [D94]를 사용하여 적절한 출력 필터 커패시터를 결정합니다.
- $I_{AVG}$  [D65]와 600V~1000V의 예상 피크 역전압을 사용하여 입력 정류 다이오드(일반적으로 1N4006 또는 1N4007 유형)를 결정합니다.
- $I_{AVG}$  [D65]를 사용하여 적절한 입력 필터 인덕터 정격 전류를 결정합니다. 일반적으로 1mH~2mH의 인덕터 값은 전도 EMI 요구 사항을 충족하기에 적합합니다.
- 프로토타입 파워 서플라이를 제작한 후에는 피크 전력 포인트에서 출력 전압 및 전류를 측정합니다. 셀 [B103] 및 [B104]에 각각  $R_{UPPER}$  및  $R_{LOWER}$ 에 사용할 값을 입력합니다.

- 셀 [B105]에 측정된 전압을 입력합니다. 셀 [B106]에 CV에서 CC로 전환 작동 시 측정되는 전류를 입력합니다. PIXIs는 파워 서플라이의 미세 조정된 피드백 저항 값을 계산합니다.  $R_{UPPER}$  [D107] 및  $R_{LOWER}$  [D108]에 대해 가장 가까운 1% 값 저항을 적용합니다.

**단계별 설계 절차**

**1단계 - 애플리케이션 변수 입력  $VAC_{MIN}$ ,  $VAC_{MAX}$ ,  $f_L$ ,  $V_O$ ,  $I_O$ ,  $h$ ,  $Z$ ,  $V_B$ ,  $t_C$ , 바이어스 지원,  $C_{IN}$**

표 2에서 입력 전압 범위를 결정합니다.

참고: AC 입력이 아니라 DC 입력이 있는 설계의 경우 최소 및 최대 DC 입력 전압  $V_{MIN}$  [B60] 및  $V_{MAX}$  [B61]의 값을 설계 스프레드시트의 회색 오버라이드 셀에 직접 입력합니다(그림 4 참조).

**라인 주파수,  $f_L$**

일반적인 라인 주파수는 유니버설 또는 단일 100VAC의 경우 50Hz, 단일 115VAC의 경우 60Hz, 단일 230VAC 입력의 경우 50Hz입니다. 이러한 값은 최소값이 아닌 일반적인 주파수를 나타냅니다. 대부분의 애플리케이션에 대해서 이 값은 전반적으로 적절한 설계 마진을 제공합니다. worst case 또는 제품 사양서에 따라 설계할 경우 6%까지 수치를 줄이십시오(47Hz 또는 56Hz). 반파 정류의 경우  $f_L/2$ 를 사용하십시오. DC 입력의 경우 셀 [B60] 및 [B61]에 전압을 직접 입력합니다.

**공칭 출력 전압,  $V_O$ (V)**

CV/CC 및 CV 전용 설계의 경우,  $V_O$ 는 공칭 출력 전류를 전달하는 연결된 케이블의 끝에서 측정된 정격 출력 전압입니다. 출력 전압의 오차는 ±5%입니다(초기 오차 및 데이터 시트 지정 정션 온도 범위 포함).

**필요한 최소 출력 전류,  $I_O$ (A)**

CV/CC 설계의 경우  $I_O$ 는 공칭 출력 전압에서 필요한 최소 출력 전류입니다.

외부 어댑터의 경우 공칭 출력 전압 및 전류는 명판에 표시된 사양과 동일하지 않을 수 있습니다. 일반적으로 명판에 표시된 사양은 어댑터의 최소 출력 전압 및 전류를 나타내며 이는 측정 시 어댑터가  $V_{O(MIN)}$  및  $I_{O(MIN)}$  이상을 제공하여 에너지 효율 측정 테스트 방법에 부합했다는 뜻입니다. 출력 전압 및 전류의 정의는 그림 3을 참조하십시오.




그림 2. 출력 특성 엔벨로프 정의

공칭 입력 전압(VAC)	$VAC_{MIN}$	$VAC_{MAX}$
100/115	85	132
230	195	265
유니버설	85	265

표 2. 전 세계 입력 전압 표준 범위

예를 들어, 정격 CC 레벨이 2.2A인 경우 최소  $I_O$ 는 1.98A이고 최대  $I_O$ 는 2.42A입니다(10% 오차). 그러면 필요한 최소 전류  $I_O$ 에 1.98A를 입력해야 합니다.

**파워 서플라이 효율,  $\eta$**

전체 파워 서플라이의 예상 효율 입력: 풀부하 상태에서 worst case 라인인 경우(일반적으로 가장 낮은 입력 전압) 출력 케이블의 종단에서(해당하는 경우) 전압 및 전류를 측정합니다. 유니버설 입력(85~265VAC) 또는 단일 100/115VAC(85~132VAC) 입력 전압의 경우 0.76으로 시작하고 단일 230VAC(185~265VAC) 입력 전압 설계의 경우 0.78을 입력합니다. 피크 출력 전력 포인트와  $VAC_{MIN}$  및  $VAC_{MAX}$  에서 첫 번째 프로토타입 보드의 효율성을 측정한 후 그에 따라 이 수치를 조정합니다.

애플리케이션 변수 입력			설계 타이틀
VACMIN		90.00 V	최소 AC 입력 전압
VACMAX		265.00 V	최대 AC 입력 전압
$f_L$		50.00 Hz	AC 메인 주파수
애플리케이션 유형	오픈 프레임	오픈 프레임	애플리케이션 유형 선택
$V_O$		5.00 V	출력 전압(연속 전력에서)
$I_O$		0.75 A	필요한 최소 출력 전류
전력		3.75 W	연속 출력 전력
$\eta$		0.75	출력단에서의 효율 예상치.
Z		0.50	Z 계수. 파워 서플라이의 총 손실 대비 2차측 손실 비율. 사용 가능한 더 나은 데이터가 없는 경우 0.5
$t_C$		3.00 ms	브리지 정류기 전도 시간 예상치
$C_{IN}$	30.00	30.00 uF	입력 커패시턴스

그림 3. 설계 스프레드시트의 애플리케이션 변수 섹션

DC 입력 전압 파라미터			
$V_{MIN}$		117.76 V	최소 DC 버스 전압
$V_{MAX}$		374.77 V	최대 DC 버스 전압

그림 4. 설계 스프레드시트의 DC 입력 전압 파라미터 섹션

**파워 서플라이 손실 배분 계수, Z**

이 계수는 파워 서플라이의 1차측 및 2차측 둘 다에서 발생하는 총 전력 손실 대 2차측의 전력 손실 비를 나타냅니다. Z는 계산된 효율과 함께 사용되어 파워단에서 공급해야 하는 실제 전력을 결정합니다. 예를 들어, 입력단(EMI 필터, 정류 등)에서의 전력 손실은 파워단(트랜스포머를 통해 전달)에서 처리되지 않습니다. 따라서 이러한 손실이 효율성을 낮추긴 하지만 트랜스포머 설계에는 영향을 미치지 않습니다.

$$Z = \frac{\text{Secondary Side Losses}}{\text{Total Losses}}$$

다른 데이터를 사용할 수 없는 경우 값 0.5를 사용합니다.

**브리지 다이오드 전도 시간,  $t_c$  (ms)**

이 값은 입력 다이오드가 입력 커패시턴스 충전을 수행하는 동안 AC 사이클이 들어오는 기간입니다. 이 값은  $V_{AC(MIN)}$  일 때 입력 커패시턴스에서 최소 전압을 계산하는 데 사용됩니다.  $t_c$ 의 실제 값은 프로토타입에서 입력 전류 파형을 측정하여 찾을 수 있습니다. 다른 데이터를 사용할 수 없는 경우 값 3ms를 사용합니다.

**총 입력 커패시턴스,  $C_{IN}$  (μF)**

표 3을 참조해 총 입력 커패시턴스를 입력합니다. 커패시턴스는 벌크 커패시터 전체에서 최소 전압  $V_{MIN}$ 를 계산하는 데 사용됩니다.  $V_{MIN}$ 를 90V보다 크게 유지하는  $C_{IN}$  값을 선택합니다.

출력 전력 와트당 총 입력 커패시턴스(μF/W)	
AC 입력 전압(VAC)	전파 종류
100/115	2.5
230	1
85-265	2.5

표 3. 다양한 입력 전압 범위에서의 권장 총 입력 커패시턴스

**2단계 – LinkSwitch-3 변수 입력: LinkSwitch-3 디바이스 및 패키지,  $V_{DS}$  및  $V_D$**

**출력 전력표<sup>1,2,3,4</sup>**

제품 <sup>5</sup>	90-264VAC	
	D(SO-8C) 패키지	
	어댑터	오픈 프레임
LNK6404D/LNK6424D	3.5W	4.1W
LNK6405D/LNK6415D/ LNK6425D	4.5W	5.1W
LNK6406D/LNK6416D/ LNK6426D/LNK6436D/ LNK6446D	5.5W	6.1W
LNK6407D/LNK6417D/ LNK6427D	7.5W	7.5W
제품 <sup>5</sup>	E(eSIP-7C) 및 K(eSOP-12B) 패키지	
	어댑터	오픈 프레임
LNK6407K/LNK6417K/ LNK6427K	8.5W	9W
LNK6408K/LNK6418K/ LNK6428K/LNK6448K	10W	10W
LNK6408E/LNK6418E/ LNK6428E/LNK6448E	10W	10W

표 4. 출력 전력표

올바른 LinkSwitch-3 디바이스 및 패키지를 선택합니다. LinkSwitch-3 전력표(표 4)를 참조하여 원하는 출력 전력 및 작동 조건에 맞는 디바이스를 선택합니다(밀폐형 어댑터 또는 오픈 프레임). 7핀 표면 장착 SO-8C의 경우 유형 D 패키지, 11핀 표면 장착 eSOP-12B(LNK64x7 및 LNK64x8)의 경우 K 패키지 또는 6핀 스투홀 eSIP-7C(LNK64x8만)의 경우 E 패키지를 선택합니다. (이 단계와 다음 네 단계는 그림 5 참조).

**케이블 전압 강하 보정 옵션 선택**

출력 케이블의 출력 전압 강하율에 가장 가깝게 일치하도록 케이블 보정 옵션(표 5)을 선택합니다. 예를 들어, 케이블 임피던스가 150mΩ인 5V, 2A LNK64x8K 설계는 케이블 전압 강하가 0.3V입니다. (케이블 끝에) 원하는 공칭 출력 전압이 5V이면, 이는 6%의 전압 강하를 나타냅니다. 이러한 경우 +6% 보정을 선택하여 오차를 가장 작게 줄입니다. 이 단계 후 [B18]에 전체 부품 번호가 표시됩니다.

**LinkSwitch-3 출력 케이블 전압 강하 보정**

디바이스	출력 전압 변경 계수(±1%)
LNK640x	1.02
LNK641x	1.04
LNK642x	1.06
LNK643x	1.08
LNK644x	1.01

표 5. 디바이스에 대한 케이블 보정 변경 계수

**작동 주파수,  $F_s$  선택**

정격 작동 스위칭 주파수  $F_s$ 를 입력합니다.  $F_s$ 는 파워 서플라이가 정격 피크 출력 전력 포인트에서 작동하는 경우 스위칭 주파수입니다. 70kHz, 85kHz에서 주파수 범위를 선택합니다. 최소 및 최대 작동 주파수는  $I_p$ 의 오차 및 내부 current limit에 따라 달라집니다. 계산된 최소 또는 최대 주파수가 45kHz~100kHz 범위를 벗어난 경우 경고가 표시됩니다.

**LinkSwitch-3 ON 상태 시의 드레인-소스 전압,  $V_{DS}$  (V)**

이 파라미터는 LinkSwitch-3 DRAIN 및 SOURCE 핀에서 발생하는 ON 상태 시의 평균 전압입니다. 값을 입력하지 않으면 PIXIS에서는 기본값인 10V를 사용합니다.

**출력 다이오드 포워드 전압 강하,  $V_D$  (V)**

출력 다이오드의 평균 포워드 전압 강하를 입력합니다. 특정 다이오드 데이터를 사용할 수 없는 경우, 쇼트키 다이오드에는 0.5V를, PN-정션 다이오드에는 0.7V를 사용합니다.  $V_D$ 의 기본값은 0.5V입니다.

**MOSFET 오프 타임 대 2차측 다이오드 전도 시간비,  $K_p$**

적절한 레귤레이션을 위해 LinkSwitch-3의 파워 서플라이는 불연속 전도 모드에서 작동해야 합니다. 불연속 작동을 보장하기 위해  $K_p$ 가 1.0보다 큰지 확인합니다. CC 오차를 줄이기 위해 1.15보다 큰  $K_p$ 의 값을 설정합니다(주파수 지터, 부품 오차 등을 고려하여 15% 마진).  $K_p$ 는 항상 1보다 커 DCM(불연속 전도 모드)를 나타내고 1차측 MOSFET 오프-타임 대 2차측 다이오드 전도 시간 비율입니다.

$$K_P \equiv K_{DP} = \frac{(1-D) \times T}{t} = \frac{V_{OR} \times (1-D_{MAX})}{(V_{MIN} - V_{DS}) \times D_{MAX}}$$

**피드백 권선 파라미터**

피드백 권선 파라미터는 PIXIs 스프레드시트에 의해 계산됩니다.  $N_{FB}$ 은 트랜스포머의 피드백 권선 턴 수입입니다.  $V_{FLY}$  및  $V_{FOR}$ 는 MOSFET이 ON( $V_{FOR}$ ) 또는 OFF( $V_{FLY}$ ) 상태인 경우 피드백 권선에 흐르는 전압을 나타냅니다.

**바이어스 권선 파라미터 - 외부 바이어스 선택**

LinkSwitch-3에 외부 바이어스 공급장치가 필요한 경우 외부 바이어스를 선택하고 트랜스포머에 바이어스 권선을 추가해야 합니다. 외부 바이어스 지원은 특히 경부하 시 효율성을 높이고 IC에 대한 내부 고전압 공급을 비활성화하여 무부하 입력 전력 소비를 낮춥니다. LNK64X7, LNK64X8의 경우 풀부하 중에 IC 전류를 공급할 내부 섀트(자체 바이어스) 전류가 부족하기 때문에 외부 바이어스가 필수입니다.

피드백 권선 전압( $V_{FLY}$ )이 10V 이상인 경우 바이어스 권선과 피드백 권선이 같을 수 있습니다. 피드백 권선 전압( $V_{FLY}$ )이 10V보다 낮은 경우  $V_B$ 의 바이어스 전압을 입력합니다(그림 7). 무부하 입력 전력을 최소화하려면 10V를 사용합니다.

$N_B$ 은 바이어스 권선의 턴 수입입니다.  $R_{EXT}$ 은 BYPASS 핀에 대한 바이어스 권선 출력 다이오드 사이의 저항입니다.

**3단계 - 출력 다이오드 전도 시간 선택,  $D_{CON}$  ( $\mu s$ )**

$D_{CON}$ 은 프리셋 값이고,  $D_{CON\_FINAL}$ 은 통합  $N_S$ (2차측 권선 턴 수) 및  $N_P$ (1차측 권선 턴 수)으로 계산된 최종  $D_{CON}$  값입니다.  $D_{CON\_FINAL}$ 은 피크 출력 전력 포인트에서 출력 다이오드 전도 시간입니다.  $D_{CON}$ (결국  $D_{CON\_FINAL}$ )의 값을 변경하면 보빈 권속 범위를 개선하기 위해 2차측 및 피드백 권

선 턴 수를 조정할 수 있습니다.  $D_{CON}$ (결국  $D_{CON\_FINAL}$ )를 증가시키면 턴 수가 늘어납니다.

$D_{CON}$ 의 최소값은 풀부하 상태에서 4.6 $\mu s$ 로 제한되어 피드백 권선 샘플링 시 출력 다이오드가 경부하 상태에서 내부 MOSFET이 턴 오프된 후 계속 전도되도록 합니다.  $D_{CON}$ 의 최대값은 일반적으로  $K_p$  값으로 제한됩니다.  $D_{CON}$ 가 증가하면 최소값인 1.0에 도달할 때까지  $K_p$ 가 감소합니다. 저항  $R_{UPPER}$  및  $R_{LOWER}$ 은 피드백 권선 저항에 대해 계산된 초기 값입니다.

**4단계 - 출력 전력을 기준으로 코어와 보빈을 선택하고  $A_E$ ,  $L_E$ ,  $A_L$ ,  $B_W$  및 L 입력**

이 기호는 코어 유효 횡단면 영역  $A_E$ (cm<sup>2</sup>), 코어 유효 경로 길이  $L_E$ (cm), 갭이 없는 코어 유효 인덕턴스  $A_L$ (nH/Turn<sup>2</sup>), 보빈 폭  $B_W$ (mm) 및 1차측 레이어 수 L을 나타냅니다.

기본적으로 코어 셀이 빈 상태로 남아 있는 경우 스프레드시트는 피크 자속 밀도 제한을 충족하는 가장 작은 코어 크기를 선택합니다. 사용자가 이러한 선택 사항을 변경하여 일반적으로 사용되는 코어 목록(표 6 참조)에서 대체 코어를 선택할 수 있습니다. 표 6은 특정 코어 크기의 전력 용량에 대한 지침을 제공합니다.

회색 오버라이드 셀 [B51]~[B56]은 코어와 보빈 파라미터를 직접 입력하는 데 사용할 수 있습니다. 이는 목록에 없는 코어를 선택하거나 특정 코어 또는 보빈 정보가 스프레드시트에 다시 나온 정보와 다를 경우에 유용합니다.

LinkSwitch-3 변수 입력					
선택한 디바이스	LNK64x8E	LNK64x8E	선택한 LinkSwitch-3 디바이스 및 패키지. 예: - LNK64x4D 또는 LNK64x8K	선택한 LinkSwitch-3 디바이스 및 패키지. 예: - LNK64x4D 또는 LNK64x8K	
케이블 전압 강하 보정 옵션	컴프 없음	컴프 없음	케이블 전압 강하 보정 레벨 선택	케이블 전압 강하 보정 레벨 선택	
전체 부품 번호		LNK6448E	부품 번호 전체	부품 번호 전체	
ILIMITMIN		0.47 A	최소 Current Limit	최소 Current Limit	
ILIMITTYP		0.50 A	일반 Current Limit	일반 Current Limit	
ILIMITMAX		0.54 A	최대 Current Limit	최대 Current Limit	
FS		80.00 kHz	최대 전력에서 일반적인 디바이스 스위칭 주파수	최대 전력에서 일반적인 디바이스 스위칭 주파수	
VOR		39.29 V	반사 출력 전압(VOR < 135V 권장)	반사 출력 전압(VOR < 135V 권장)	
VDS		10.00 V	LinkSwitch-3 ON 상태 드레인-소스 전압	LinkSwitch-3 ON 상태 드레인-소스 전압	
VD		0.50 V	출력 권선 다이오드 포워드 전압 강하	출력 권선 다이오드 포워드 전압 강하	
KP		1.72	최소 LP, VMIN 및 최대 스위칭 주파수를 가정하지만 주파수 지터는 포함되지 않은 KP.	최소 LP, VMIN 및 최대 스위칭 주파수를 가정하지만 주파수 지터는 포함되지 않은 KP.	

그림 5. 설계 스프레드시트의 LinkSwitch-3 변수를 입력합니다

피드백 권선 파라미터			
NFB	10.00	10.00	피드백 권선 턴 수
VFLY		6.88 V	플라이백 전압 - 스위치 오프 타임 중 피드백 권선의 전압
VFOR		11.11 V	포워드 전압 - 스위치 온 타임 중 피드백 권선의 전압

그림 6. 설계 스프레드시트의 피드백 권선 파라미터

바이어스 권선 파라미터			
BIAS	Ext. 바이어스	Ext. 바이어스	IC에 전력을 공급하기 위해 셀프 바이어스 또는 외부 바이어스 간에 선택합니다. 이는 ILIMIT에 영향을 미칩니다.
VB		10.00 V	바이어스 권선 전압. VB > VFLY인지 확인합니다. 바이어스 권선은 피드백 권선 위에 AC 적층된다고 가정합니다.
NB		6.00	바이어스 권선 턴 수
REXT		7.50 k-ohm	BYPASS 핀 저항의 제안 값(표준 5% 저항 사용)

그림 7. 설계 스프레드시트의 바이어스 권선 파라미터

1차와 2차 사이에 안전 절연거리가 필요한 설계에서 3중 절연 와이어를 사용하지 않을 경우, 파라미터 M처럼 각 보빈 측면에 사용할 안전 마진 폭을 입력해야 합니다. 유니버설 입력 설계에는 일반적으로 총 6.2mm의 마진이 필요하며, 스프레드시트에는 값 3.1mm가 입력되어 있습니다. 수직형 보빈의 경우 마진은 대칭적이지 않습니다. 하지만, 총 6.2mm(예)의 마진이 필요한 경우 실제 마진이 보빈의 한 쪽에만 있더라도 3.1mm를 입력합니다.

코어 크기	출력 전력
EF12.6	3.3 W
EE13	3.3 W
EE16	6.1 W
EF20	10 W

표 6. LinkSwitch-3 설계에 일반적으로 사용되는 크기의 출력 전력

3중 절연 와이어를 사용하는 설계의 경우, 필요한 안전 규격 연면거리를 충족시키기 위해 작은 마진을 입력해야 할 수 있습니다. 일반적으로 각 코어 크기에 대해 여러 보빈이 존재하며 각각 구조적 공간이 서로 다릅니다. 보빈의 데이터 시트를 참조하거나 안전 규격 전문가 또는 트랜스포머 공급업체에게 문의하여 설계에 필요한 요구 사항을 확인하시기 바랍니다. 마진은 권선이 가능한 영역을 줄이므로 위에서 마진 구조는 코어가 작은 트랜스포머에 적합하지 않을 수 있습니다. 마진을 입력한 후 1차측 레이어(L)가 3개 이상 필요한 경우, 더 큰 코어를 선택하거나 3중 절연 와이어를 사용하는 마진없는 설계로 전환합니다.

트랜스포머 코어 크기

EE8	EFD20
EE10	EFD25
EE12.9	EPC13
EE13	EPC17
EE16	EPC19
EE16W	EI16
EE1616	EI19
EE19	EI22
EE22	EI25
EEM12.4	EEL16
EF12.6	EEL19
EF16	EEL22
EF20	RM5
EFD1C	RM5/I
EFD12	RM6S
EFD15	RM6S/I

표 7. LinkSwitch-3 PIXIs 스프레드시트에 제공되는 코어 목록

1차측 레이어(L) 수를 입력합니다. 권장되는 1차측 레이어의 최대 수는 3개입니다. 레이어 수가 크면 누설 인덕턴스가 증가하고 손실이 커집니다.

설계 파라미터	값	단위	설명
DCON	5.10	us	원하는 출력 다이오드 전도 시간
DCON_FINAL		5.24 us	최종 출력 전도 다이오드, NP, NS 및 VMIN에 대해 정수 값 간주
TON		3.24 us	LinkSwitch-3 온 타임(LPMIN, VMIN 및 ILIMITMIN에서 계산됨)
RUPPER		30.97 k-ohm	피드백 저항 분배기의 상한 저항
RLOWER		12.18 k-ohm	저항 분배기의 하한 저항

그림 8. 설계 스프레드시트의 설계 파라미터 섹션

트랜스포머 코어/구성 변수 입력	값	단위	설명
코어 유형	자동	EE13	트랜스포머 코어를 입력합니다.
Custom_Core			드롭다운 메뉴에서 "사용자 지정"을 선택한 경우 코어 이름을 입력
보빈		BE-13	보빈 부품 번호
AE		17.10 mm <sup>2</sup>	코어 유효 단면적
LE		30.20 mm	코어 유효 경로 길이
AL		1130.00 nH/tum <sup>2</sup>	갭이 없는 코어 유효 인덕턴스
BW		7.40 mm	보빈의 실제 권선 폭
M		0.00 mm	안전 마진 폭(1차와 2차 사이 연면 거리의 1/2)
L		3.00	1차측 레이어 수
NS		8.00 턴 수	2차측 턴 수. DCON을 변경하여 2차측 턴 수 조정 가능

그림 9. 트랜스포머 코어/구성 변수를 입력합니다

트랜스포머 2차측 설계 파라미터			
ISP		3.09 A	Ilimitmin을 가정한 2차측 피크 전류
ISRMS		1.47 A	Ilimitmax 및 Dmax를 가정한 2차측 RMS 전류
IRIPPLE		1.26 A	출력 커패시터 RMS 리플 전류
CMS		293.25 Cmil	2차측 베어 컨덕터 최소 싸클러 밀
AWGS		25.00	2차측 전선 게이지(그 다음으로 큰 표준 AWG 값으로 반올림됨)

그림 10. 설계 스프레드시트의 트랜스포머 2차측 설계 파라미터 섹션

전압 스트레스 파라미터			
VDRAIN		547.80 V	최대 드레인 전압 예상치(20%의 클램핑 전압 오차 및 추가 10%의 온도 오차 가정)
PIVS		33.28 V	출력 정류기 최대 피크 역 전압

그림 11. 설계 스프레드시트의 전압 스트레스 파라미터 섹션

미세 조정			
RUPPER_ACTUAL		30.97 k-ohm	PCB에서 사용되는 상한 저항의 실제 값(RUPPER)
RLOWER_ACTUAL		12.18 k-ohm	PCB에서 사용되는 하한 저항의 실제 값(RLOWER)
실제(측정된) 출력 전압(VDC)		5.00 V	첫 번째 프로토타입에서 측정된 출력 전압
실제(측정된) 출력 전류(ADC)		0.75 Amps	첫 번째 프로토타입에서 측정된 출력 전류
RUPPER_FINE		30.97 k-ohm	피드백 저항 분배기의 새 상한 저항 값(RUPPER). 가장 가까운 표준 값은 30.9kΩ임
RLOWER_FINE		12.18 k-ohm	피드백 저항 분배기의 새 하한 저항 값(RLOWER). 가장 가까운 표준 값은 12.1kΩ임

그림 12. 설계 스프레드시트의 미세 조정 섹션

DC 입력 전압 파라미터			
VMIN		117.76 V	최소 DC 버스 전압
VMAX		374.77 V	최대 DC 버스 전압

그림 13. 설계 스프레드시트의 DC 입력 전압 파라미터 섹션

전류 파형 파라미터			
DMAX		0.32	VMIN에서 측정된 최대 듀티 사이클
Iavg		0.05 A	평균 입력 전류(VMIN)
IP		0.23 A	1차측 피크 전류
IR		0.23 A	1차측 리플 전류
IRMS		0.09 A	1차측 RMS 전류

그림 14. 설계 스프레드시트의 전류 파형 파라미터

트랜스포머 1차측 설계 파라미터			
LPMIN		1638.00 uH	최소 1차측 인덕턴스
LPTYP		1820.00 uH	일반적인 1차측 인덕턴스
LP_TOLERANCE		10.00 %	1차측 인덕턴스 오차
NP		106.00	1차측 턴 수. 1차측 턴 수 변경 조정 BM_TARGET
ALG		161.98 nH/turn <sup>2</sup>	갭 코어 유효 인덕턴스
BM_TARGET	2500.00	2500.00 Gauss	목표 자속 밀도
BM		2510.21 Gauss	최대 작동 자속 밀도(LPTYP, ILIMITTYP로 계산됨), BM < 2600 권장
BP		2948.99 Gauss	피크 작동 자속 밀도(LPMAX, ILIMITMAX로 계산됨), BP < 3100 권장 권장
BAC		1255.10 Gauss	코어 손실 곡선의 AC 자속 밀도(0.5 X 피크 간)
ur		158.81	갭이 없는 코어의 상대 투자율
LG		0.13 mm	갭 길이(LG > 0.1mm)
BWE		22.20 mm	유효 보빈 폭
OD		0.21 mm	최대 1차측 전선 직경(절연 포함)
INS		0.04 mm	총 절연 예상 두께(= 2 * 필름 두께)
DIA		0.17 mm	베어 컨덕터 직경
AWG		34 AWG	1차측 전선 굵기(그 다음으로 작은 표준 AWG 값으로 반올림됨)
CM		40.32 Cmil	베어 컨덕터 유효 면적(Circular mils 단위)
CMA		463.14 Cmil/A	1차측 권선 전류 용량(200 < CMA < 500)

그림 15. 설계 스프레드시트의 트랜스포머 1차측 설계 파라미터 섹션

$N_s$ 는 2차측 턴 수입니다. 턴 수를 늘리려면  $D_{CON}$  [B40]의 값을 증가시킵니다.

**5단계 – 트랜스포머 설계 반복 및 주요 트랜스포머 설계 파라미터 생성**

경고가 표시되지 않는지 설계를 반복하여 확인해 보십시오. 권장 값 범위를 벗어난 모든 파라미터는 오른쪽 열의 다음의 지침에 따라 수정할 수 있습니다. "정보"라고 표시된 메시지는 추가로 최적화할 수 있는 허용 가능한 파라미터에 대한 지침을 제공합니다. 모든 경고가 사라지면 트랜스포머 설계 파라미터를 사용하여 프로토타입 트랜스포머를 감거나 샘플을 얻기 위해 업체로 보냅니다.

**1차측 인덕턴스,  $L_{P(TYP)}$ ,  $L_{P(MIN)}$  (mH),  $L_{P(TOLERANCE)}$  (%)**

주요 트랜스포머 전기 파라미터는  $L_{P(TYP)}$ ,  $L_{P(MIN)}$ ,  $L_{P(TOLERANCE)}$ ,  $L_{P(MIN)}$  로, 정격 피크 출력 전력( $V_o \times I_o$ )을 제공하는 데 필요한 최소 1차측 인덕턴스를 나타냅니다. 공급업체에 1차측 인덕턴스를 오차가 포함된 정격 값으로 지정하는 것이 보다 일반적이므로  $L_{P(TYP)}$  값은 다음 공식을 통해 계산됩니다.

$$L_{P(TYP)} = L_{P(MIN)} \times \left( 1 + \frac{L_{P(TOLERANCE)}}{100} \right)$$

여기서  $L_{P(TOLERANCE)}$ 은 입력한 백분율 오차입니다. 입력된 값이 없으면 PIXIs에서는 기본값으로 10을 사용하여  $\pm 10\%$ 의  $L_{P(TOLERANCE)}$ 을 나타냅니다.

$L_{P(MIN)}$ 을 계산하는 데 사용된 공식에는 효율 및 Z 계수에 대해 입력한 값을 통해 출력 케이블 전압 강하가 포함됩니다.

**1차측 권선 턴 수,  $N_p$**

총 1차측 권선 턴 수입니다.

**갭이 있는 코어 유효 인덕턴스,  $A_{LG}$  (nH/T<sup>2</sup>)**

일반적인  $A_{LG}$  값에  $1 + (L_{P(TOLERANCE)}/100)$ 을 곱한  $L_{P(MIN)}$ 에서의 목표 코어 유효 인덕턴스입니다. 이 값은 트랜스포머 공급업체에서 올바른 갭 크기의 코어를 구매하는 데 사용됩니다.

**목표 자속 밀도,  $B_{M\_TARGET}$  (가우스)**

$B_{M\_TARGET}$ 는 작동 코어 자속 밀도 및 AC 자속 스윙입니다. 최대값 2600(0.26 T)을 사용하여 가청 노이즈 생성을 최소화합니다.

**코어 갭 길이,  $L_G$  (mm)**

$L_G$ 은 코어 갭 길이 추정치입니다. 결과적으로 1차측 인덕턴스 오차가 증가하기 때문에 센터 레그 갭 코어에는 0.1mm 미만인 값은 사용하지 않는 것이 좋습니다. 그렇게 낮은 값이 필요한 경우 자세한 내용은 트랜스포머 공급업체에게 문의하십시오.

**최대 1차측 권선 전선 외부 직경, OD(mm)**

1차측 권선을 지정된 레이어 수에 맞출 수 있도록 계산된 최대 전선 직경입니다. 전선 유형을 선택하는 경우 향상된 신뢰성과 줄어든 1차측 커패시턴스(무부하 입력 전력 감소)를 위해 이중 코팅 자기 전선(단일 코팅형 아님)을 사용합니다.

**1차측 권선 전선 배어 컨덕터 직경, DIA(mm)**

**1차측 권선 전선 게이지, AWG**

표준 AWG에서 다음으로 가장 작은 크기로 반올림된 계산된 컨덕터 직경입니다.

**1차측 권선 순수 컨덕터 유효 면적, CM( $C_{MILS}$ )**

CM은 유효 컨덕터 면적입니다(Circular mils 단위).

**1차측 권선 전선 전류 용량, CMA( $C_{MILS/A}$ )**

CMA는 Amp당 1차측 컨덕터 면적으로, 단위는 Circular mils입니다(여기서 1mil은 1인치의 1000분의 1). Worst case 권선 온도가 확인되는 경우 권장되는 최소값인 200 미만을 사용할 수 있습니다.




그림 16. 에너지 효율적인 USB 충전기 파워 서플라이(평균 효율 78%, 무부하 입력 전력 시 30mW 미만)

## 6단계 - 입력단 선택

권장되는 입력단이 표 8에 표시되어 있습니다. 권장되는 입력단은 퓨저블 요소, 입력 정류 및 라인 필터 네트워크로 구성되어 있습니다.

퓨저블 요소는 퓨저블 저항 또는 퓨즈일 수 있습니다. 퓨저블 저항을 선택하는 경우 방열 유형을 사용하십시오.

디퍼렌셜 라인 입력 서지 요구 사항에 따라 권선 유형이 필요할 수 있습니다.  $V_{AC\_MAX}$ 가 서플라이에 반복적으로 인가되는 경우 돌입 전류로 인해 오류가 생길 수 있으므로 금속 또는 탄소 필름형을 사용하지 않는 것이 좋습니다.

설계 시 Y 커패시터를 사용하는 경우 Y 커패시터 연결 입력 반대편에 EMI 필터 인덕터를 배치합니다. 예를 들어, 입력 인덕터( $L_{IN1}$ )를 입력 커패시터( $C_{IN1}$  및  $C_{IN2}$ )의 마이너스 단자 사이에 배치합니다. 여기서 Y 커패시터는 DC 레일로 리턴합니다(그림 33 참조).

전도 EMI 필터링은  $C_{IN1}$  및  $C_{IN2}$ 와 함께 pi( $\pi$ ) 필터를 구성하는  $L_{IN1}$  및  $L_{IN2}$ 에 의해 제공됩니다. 단일 인덕터는 3W 미만이거나 서플라이 플로우 출력으로 EMI를 측정할 설계에 적합합니다(즉, 접지에 연결되지 않음). 일반적으로 두 인덕터가 3W 이상이어야 하는 경우 특히 서플라이의 출력이 플로우팅인 경우 페라이트 비드가 충분할 수 있습니다.

일반적으로 총 입력 커패시턴스는 두 입력 커패시터( $C_{IN1}$  및  $C_{IN2}$ ) 사이에서 동일하게 분배됩니다. 하지만, 서로 다른 두 커패시턴스 값을 사용하면 비용을 낮출 수 있습니다. 이 경우  $C_{IN1}$ 를  $1\mu\text{F}$  이상으로(또는 필요에 따라) 선택하여 디퍼렌셜 모드 서지 중에 커패시터의 과전압을 방지합니다. 전체 커패시턴스( $C_{IN1} + C_{IN2}$ )의 경우 출력 전력의  $2.5\mu\text{F}/\text{W}$  그리고 유니버설 입력 전압을 가진 가장 높은 로우 라인 효율의 경우 출력 전력의  $3\mu\text{F}/\text{W}$ 를 모두 충족하도록 2차측 커패시터  $C_{IN2}$ 를 선택합니다.

이 커패시터는 1차측 스위칭 전류를 공급하기 때문에 디퍼렌셜 모드 EMI 생성은  $C_{IN2}$ 의 강력한 등가 직렬 저항(ESR) 기능입니다.  $C_{IN2}$ 에 대해  $C_{IN1}$ 보다 낮은 ESR 커패시터 직렬을 선택하면 두 커패시터의 전반적인 비용을 최적화하는 동시에 디퍼렌셜 모드(저주파수) 전도 EMI를 줄일 수 있습니다.


표 8은 입력 필터 회로도를 나타내는데,  $C_{IN1} + C_{IN2}$ 를 선택하기 위한 공식을 제공하고 다른 입력 전압 범위에 대한 입력 커패시턴스를 조정하는 방법을 보여줍니다.

## 7단계 - BYPASS 핀 커패시터 선택, 바이어스 권선 및 피드백 부품

전압이 7V보다 큰  $1\mu\text{F}$  BYPASS 핀 커패시터(그림 16의 C7)를 사용합니다. 커패시터는 물리적으로 LinkSwitch-3 BYPASS 핀과 가까운 곳에 위치해야 합니다.

### 바이어스 권선 부품

LNK64x7 및 LNK64x8 사용 시 풀부하 중에 필요한 IC 전류를 공급할 내부 셉트 출력 전류가 부족하기 때문에 바이어스 권선이 필요합니다. LNK64x4~LNK64x6의 경우 바이어스 권선은 선택 사항입니다. 바이어스 회로를 추가하면 무부하 입력 전력이 최대 200mW에서 30mW 미만으로 감소합니다. 이로 인해 비용 절감 옵션을 사용할 수 있을 정도로 부하가 작은 경우에 효율을 증가시키면서도 평균 효율 요구 사항을 충족할 수 있습니다. PN-정션 다이오드는 비용이 더 많이 드는 쇼트키 배리어 다이오드를 대체할 수 있고 출력 케이בל은 직경이 더 작은 와이어(임피던스가 더 높음)로 제작된 케이בל로 대체할 수 있습니다.



$R_{F1}$ :	8.2 $\Omega$ , 1W, 퓨저블, 방열
$L_{IN1}$ :	470 $\mu\text{H}$ ~2.2mH, 0.05A~0.3A
$L_{IN2}$ :	페라이트 비드 또는 470 $\mu\text{H}$ ~2.2mH, 0.05A~0.3A
$C_{IN1} + C_{IN2}$ :	$\geq 2.5\mu\text{F}/\text{W}_{OUTP}$ 400V, 85VAC~265VAC
	$\geq 2.5\mu\text{F}/\text{W}_{OUTP}$ 200V, 100VAC~115VAC
	$\geq 1\mu\text{F}/\text{W}_{OUTP}$ 400V, 185VAC~265VAC
$D_{INX}$ :	1N4007, 1A, 1000V

표 8. 입력단 권장 사항

그림 16에 표시된 파워 서플라이 회로도에서는 바이어스 회로를 사용합니다. 바이어스 회로는 다이오드 D3, 커패시터 C8 및 저항 R8로 구성됩니다. 피드백 권선 전압(설계 스프레드시트의  $V_{FLY}$ )이 10V보다 크면 바이어스 권선에 대한 추가 권선이 필요하지 않습니다. 바이어스 권선은 피드백 권선과 동일한 권선을 공유합니다. 출력 전압이 9V 미만인 경우 피드백 권선 위에 AC-적응된 추가 트랜스포머 권선이 필요합니다. 이는 무부하에서의 낮은 스위칭 주파수 작동중인 경우에도 BYPASS 핀에 충분히 공급할 수 있을 정도의 전압을 제공합니다.

그림 17에서는 추가 바이어스 권선(핀 3~핀 2)이 피드백 권선(핀 4~핀 3) 위에 적층된 예를 보여 줍니다. 다이오드 D3는 출력을 정류하고 C8은 필터 커패시터입니다. 무부하 상태에서 저주파 작동 중에 바이어스 전압을 유지하기 위해서는  $10\mu\text{F}$ 의 커패시터를 사용하는 것이 좋습니다. 커패시터 유형은 중요하지 않지만 해당 정격 전압은  $V_{BIAS}$ 의 최대값보다 높아야 합니다. BYPASS 핀으로 흐르는 전류는 IC 공급 전류(크기에 따라  $0.48\text{mA}$ ~ $0.7\text{mA}$ )와 동일합니다. R8의 값은 다음과 같이 계산됩니다.

$$(V_{BIAS} - V_{BP}) / I_{S2}$$

여기서  $V_{BIAS}$ (일반적으로 10V)는 C8에 흐르는 전압이고,  $I_{S2}$ (크기에 따라  $0.48\text{mA}$ ~ $0.7\text{mA}$ )는 IC 공급 전류이고,  $V_{BP}$ (일반적으로 6.4V)는 BYPASS 핀 전압입니다. 파라미터  $I_{S2}$  및  $V_{BP}$ 는 LinkSwitch-3 데이터 시트의 파라미터 표에서 제공됩니다. 최고 바이어스 권선 전압에서 BYPASS 핀 전류는 10mA를 초과하지 않아야 합니다(일반적으로 출력 전압이 풀부하 상태에 있을 경우). 더미 부하 저항이 고정된 경우 바이어스 권선에서 저항(R8)이 변경된 경우 무부하 전력 소비가 변경됩니다. R8 저항 값을 낮추면 무부하 상태에서 바이어스 권선 에너지 소비가 늘어나기 때문에 무부하 전력 소비가 커집니다. R8 저항 값이 너무 낮아도 안 되는데, 무부하 상태에서 메인 출력과 바이어스 권선 사이의 에너지 손실 비율이 감소하여 심각한 출력 전압 레귤레이션이 발생할 수 있기 때문입니다.

다이오드 D3는 FR102, 1N4148 또는 BAV19/20/21 같은 저렴한 비용의 다이오드를 사용할 수 있습니다. 다이오드 전압 스트레스는 설계 스프레드시트의 바이어스 권선 파라미터 섹션에 나와 있습니다.

**FEEDBACK 핀 저항 값(초기 값)**

저항  $R_{UPPER}$  및  $R_{LOWER}$  은 내부 MOSFET의 온-타임 및 오프-타임 둘 다에서 FEEDBACK(FB) 핀에 대한 전압을 설정하는 저항 분배 네트워크를 형성합니다.

CV 작동 중 컨트롤러는 ON/OFF 상태 기기를 사용하여 FEEDBACK 핀 전압을  $V_{FBth}$  로 유지하도록 조정합니다. FEEDBACK 핀 전압은 풀부하 시 내부 MOSFET이 OFF되고 나서 2.5 $\mu$ s 후에 샘플링됩니다. 경부하에서는 current limit이 감소하기 때문에 트랜스포머 자속 밀도가 감소하며 FEEDBACK 핀 전압은 2.5 $\mu$ s보다 일찍 샘플링됩니다.

CC 작동 중 FEEDBACK 핀 전압 변경에 따라 스위칭 주파수가 조정되어 일정한 출력 전류 레귤레이션이 제공됩니다.

MOSFET 온 타임 시 FEEDBACK 핀 전압이 DC 입력 전압을 모니터링하는 데 사용되어 입력 라인 범위 전체에서 CC 변동을 최소화합니다.

초기 프로토타입 제작에 사용하도록  $R_{UPPER}$  및  $R_{LOWER}$  의 초기 값이 [D43] 및 [D44]에서 제공됩니다. 프로토타입이 제작되어 테스트되면 아래에서 설명하는 미세 조정 절차에 따라 최종 저항 값을 결정합니다. 최적의 결과를 위해 가장 가까운 1% 값을 사용합니다.  $R_{UPPER}$  및  $R_{LOWER}$  는 가급적 FEEDBACK 핀에 가깝게 배치합니다.

**미세 조정**

파워 서플라이 프로토타입을 제작한 후 설계 스프레드시트의 미세 조정 섹션(그림 12)에 미세 조정 값을 입력합니다. 셀 [D101] 및 [D102]에 피드백 저항  $R_{UPPER}$  및  $R_{LOWER}$  에 사용되는 실제 값을 입력하고 피크 출력 전력 포인트에서 측정된 파워 서플라이 출력 전압 및 전류는 셀 [D103] 및 [D104]에 입력합니다. PIXs 스프레드시트는  $R_{UPPER(FINE)}$  및  $R_{LOWER(FINE)}$  에 대한 피드백 저항 값을 계산하여 출력 전압 및 전류를 중앙에 배치합니다.

**8단계 - 출력 다이오드 및 더미 부하 선택**

출력 정류기 다이오드는 고속 또는 초고속 리커버리 PN-정션 또는 쇼트키 배리어 유형이어야 합니다.

지정된 정격 전압( $V_R$ )에 대해 전압 마진(VR)이 충분한 다이오드를 선택합니다. 일반적으로  $V_R \geq 1.2 \times PIVS$ 이고, PIVS는 스프레드시트의 전압 스트레스 파라미터에서 가져옵니다. 프로토타입이 완료되면 오실로스코프를 사용하여  $VAC_{MAX}$ 에서 실제 다이오드 스트레스를 측정합니다.

정격이  $I_D \geq 2 \times I_O$ 에 가장 가까운 다이오드를 선택합니다. 여기서  $I_D$ 는 다이오드 정격 전류이고  $I_O$ 는 출력 전류입니다. 다이오드에서 자체적으로 발생하는 열을 고려하고 필요한 경우 보다 큰 다이오드를 사용하여 썬열 또는 효율성 요구 사항을 충족합니다. 표 9에는 LinkSwitch-3 회로에 사용할 수 있는 몇 가지 적절한 쇼트키와 초고속 다이오드가 나열되어 있습니다.




그림 17. 에너지 효율적인 USB 충전기 파워 서플라이(평균 효율 78%, 무부하 입력 전력 시 30mW 미만) (바이어스 권선은 피드백 권선 위에 AC 적층)

일련 번호	유형	VR 범위	$I_F$	패키지	제조업체
		V	A		
1N5817~1N5819	쇼트키	20-40	1	리드	Vishay
SB120~SB1100	쇼트키	20-100	1	리드	Vishay
11DQ50~11DQ60	쇼트키	50-60	1	리드	Vishay
1N5820~1N5822	쇼트키	20-40	3	리드	Vishay
MBR320~MBR360	쇼트키	20-60	3	리드	Vishay
SB320~SB360	쇼트키	20-60	3	리드	Vishay
SB520~SB560	쇼트키	20-60	5	리드	Vishay
MBR1045	쇼트키	35/45	10	리드	Vishay
UF4002~UF4006	초고속	100-600	1	리드	Vishay
UF5401~UF5408	초고속	100-800	3	리드	Vishay
MUR820~MUR860	초고속	200-600	8	리드	Vishay
BYW29-50~BYW29-300	초고속	50-200	8	리드/SMD	Vishay
ESA1A~ES1D	초고속	50-200	1	SMD	Vishay
ES2A~ES2D	초고속	50-200	2	SMD	Vishay
SL12~SL23	쇼트키(낮은 $V_F$ )	20-30	1	SMD	Vishay
SL22~SL23	쇼트키(낮은 $V_F$ )	20-30	2	SMD	Vishay
SL42~SL44	쇼트키(낮은 $V_F$ )	20-30	4	SMD	Vishay
SBR1045SD1	쇼트키(낮은 $V_F$ )	45	10	리드	다이오드
SL42~SL4	쇼트키(낮은 $V_F$ )	20-30	4	SMD	Vishay
SBR1045SP5	쇼트키(낮은 $V_F$ )	45	10	SMD	다이오드

표 9. LinkSwitch-3 설계에 사용할 수 있는 권장 다이오드 목록

출력 전압은 스위칭 주파수에서 샘플링되므로 무부하 시에도 최소 스위칭 주파수가 유지되어 허용 가능한 과도 부하 성능을 제공합니다. 이 최소 스위칭 주파수 및 최소 드레인 current limit을 통해 LinkSwitch-3는 항상 최소 전력량을 파워 서플라이 출력으로 처리합니다. 이렇게 처리되는 최소 전력은 다음과 같습니다.

$$1/2 \times L_P \times (I_{PK}^2) \times f_{MIN}$$

여기서  $L_P$ 는 1차측 인덕턴스이고  $I_{PKMIN}$ 은 최소 current limit 그리고  $f_{MIN}$ 은 최소 스위칭 주파수입니다.

이 최소 에너지 양은 더미 부하 저항, 클램핑 회로 및 바이어스 권선 회로에서 소산되어야 합니다. 더미 부하 저항, 클램핑 회로 및 바이어스 권선 회로에서의 총 에너지 손실이 계산된 최소 에너지보다 작은 경우 출력으로 전달된 과도한 에너지의 균형을 유지하도록 출력 전압이 상승합니다. 따라서, 매우 낮은 부하에서 또는 무부하 상태에서 출력 전압이 상승하지 않도록 하려면 더미 부하 저항을 적절하게 선택해야 합니다.

출력 전압 레귤레이션을 무부하로 유지해야 하는 설계의 경우 공칭 출력 전압에서 약 25mW의 부하를 나타내는 저항 값으로 시작합니다. 예

를 들어, 5V 출력에 대해서는 더미 부하 저항 값으로 1kΩ를 사용합니다. 무부하 상태에서 출력 전압이 상승할 수 있는 설계의 경우 출력 전압이 최소 출력 전압 사양 내에 있도록 더미 부하 저항 값을 선택합니다.

더미 부하 저항도 무부하 손실을 증가시키므로, 사양에서 허용하는 경우 무부하 전압을 조정하여 낮은 무부하 입력 전력의 균형을 유지합니다(필요한 경우 높은 무부하 출력 전압 사용).

### 9단계 - 출력 커패시터 및 선택적 포스트 필터 선택

$\geq 1.2 \times V_{O(MAX)}$ 인 커패시터 전압을 선택합니다.

아래의 허용 가능한 최대 등가 직렬 저항(ESR) 표현식을 사용하여 초기 커패시터를 선택합니다.

$$ESR_{MAX} = \frac{V_{RIPPLE(MAX)}}{I_{SP}}$$

여기서  $V_{RIPPLE(MAX)}$ 는 지정된 최대 출력 리플 및 노이즈이고  $I_{SP}$ 는 설계 스프레드시트의 트랜스포머 2차측 파라미터 섹션의 2차측 피크 전류입니다.

일반적인 1차측 클램프 구성



RCD	RCDZ(제너 블리드)
 <p style="text-align: center;">PI-5107-042715</p>	 <p style="text-align: center;">PI-7330-042715</p>
<p>D<sub>C1</sub>: 1N4007G/FR107, 1A, 1000V</p> <p>R<sub>C1</sub>: 100Ω~300Ω, 1/4W</p> <p>C<sub>C1</sub>: 470pF~1000pF</p> <p>R<sub>C2</sub>: 330kΩ~680kΩ, 1/2W</p>	<p>D<sub>C1</sub>: 1N4007G/FR107, 1A, 1000V</p> <p>V<sub>R1</sub>: BZY97Cxxx(xxx = 1.1~1.2 × V<sub>OR</sub>)</p> <p>R<sub>C1</sub>: 100Ω~300Ω, 1/4W</p> <p>R<sub>C2</sub>: 5kΩ~100kΩ, 1/2W</p> <p>C<sub>C1</sub>: 470pF~1000pF</p>

그림 18. LinkSwitch-3 설계에 적합한 1차측 클램프 구성

절대 최소 커패시턴스(ESR의 효과 제외)는 다음과 같이 계산할 수 있습니다.

$$C_{OUT(MIN)} = \frac{I_{O(MAX)} \left( \frac{1}{F_S} - D_{CON} \right)}{V_{RIPPLE(MAX)}}$$

여기서 I<sub>O(MAX)</sub>는 최대 출력 전류이고, F<sub>S</sub>는 스위칭 주파수이고, D<sub>CON</sub>는 출력 다이오드 전도 시간이고, V<sub>RIPPLE(MAX)</sub>는 허용 가능한 최대 출력 리플 전압입니다. 커패시터의 정격 리플 전류가 설계 스프레드시트의 트랜스포머 2차측 설계 파라미터 섹션에 나와 있는 I<sub>RIPPLE</sub> 값보다 크거나 같은지 확인합니다. 그렇지 않은 경우 이 요구 사항을 충족하는 가장 작은 커패시턴스 값을 선택합니다. 많은 커패시터 제조업체에서는 커패시터 작동 온도가 데이터 시트 최대값에서 감소함에 따라 리플 전류 정격을 높이는 요인을 제공합니다. 커패시터가 비용 상의 이유로 너무 커지지 않게 하려면 이를 고려해야 합니다.

출력 커패시터의 물리적 크기를 줄이기 위해 출력 LC 포스트 필터를 사용해 ESR 관련 스위칭 노이즈를 감소시킬 수 있습니다. 이 경우 정격 전류가 I<sub>O</sub>보다 크거나 같은 1μH~3.3μH의 인덕터 또는 I<sub>O</sub>가 500mA보다 작은 설계의 경우 페라이트 비드를 선택합니다. 2차측 커패시터는 일반적으로 양호한 과도 응답을 위해 ESR이 낮은 100μF 또는 220μF입니다. 2차측 리플 전류가 이러한 커패시터를 통과하지 않기 때문에 구체적인 ESR 또는 리플 전류 요구 사항은 없습니다.

10단계 - 1차측 클램프 부품 선택

그림 18에 표시된 두 클램프 정렬은 LinkSwitch-3 설계에 적합합니다. C<sub>C1</sub>의 값은 최소화하고 R<sub>C2</sub>은 최대화하는 반면에 피크 드레인 전압을

680V 미만으로 유지합니다. C<sub>C1</sub>의 값이 커지면, 피드백 권선의 샘플링 전압에 영향을 미치는 클램프 전압의 안정 시간 연장으로 인해 출력 리플 전압이 더 높아질 수 있습니다.

RCD 설계에서는 커패시터가 470pF인 상태에서 200kΩ 값부터 시작하는 것이 좋습니다. 모든 라인 및 부하 조건에서 피크 드레인 전압이 680V 미만인지 확인합니다.

1차측 누설 인덕턴스가 125μH보다 큰 경우 피드백 권선에 나타나는 드레인 전압 오버슈트 및/또는 링잉을 줄이려면 RCDZ 회로가 좋습니다.

최적의 출력 레귤레이션을 위해서는 피드백 전압을 1차측 MOSFET의 턴오프에서 2.1μs로 1% 내로 안정되어야 합니다.

이렇게 하려면 클램프 회로 부품을 신중히 선택해야 합니다. V<sub>R1</sub>의 전압은 V<sub>OR</sub>의 10%~20% 이상으로 선택해야 합니다. 그러면 턴오프 시 클램프가 누설 전압 스파이크의 강도를 제한할 수 있고 플라이백 기간 동안 출력 다이오드가 전도 중일 때 제너가 전도되지 않도록 할 수 있습니다. R<sub>C2</sub>의 값은 FEEDBACK 핀 전압과 피크 드레인 전압이 모두 안정화될 수 있는 가장 큰 값이어야 합니다. R<sub>C2</sub> 값이 너무 커지면 C<sub>C1</sub>의 방전 시간이 증가하고, 피크 드레인 전압은 증가, 레귤레이션은 저하됩니다.

저항 R<sub>C1</sub>은 EMI 감소를 위해 고주파 누설 인덕턴스 링잉을 댐핑합니다. 이 값은 링을 필요한 시간 동안 댐핑할 수 있을 만큼 커야 하지만 드레인 전압이 680V를 초과할 정도로 커서도 안 됩니다.




그림 19. FEEDBACK 핀 전압의 클램프 다이오드 리커버리 시간의 효과




그림 20. 구리 호일 쉴드를 사용한 일반적인 트랜스포머




그림 21. 구리 호일 쉴드를 사용한 LinkSwitch-3 트랜스포머의 일반적인 기계적 구성




그림 22. 쉴드 권선을 사용한 일반적인 트랜스포머




그림 23. 쉴드 권선을 사용한 LinkSwitch-3 트랜스포머의 일반적인 기계적 구성

1차측 누설 인덕턴스가 125 $\mu$ H보다 작은 경우,  $V_{R1}$ 이 제거되고  $R_{C2}$  값이 증가할 수 있습니다. 커패시터가 820pF인 상태에서 470k $\Omega$  값부터 시작하는 것이 좋습니다. 모든 라인 및 부하 조건에서 피크 드레인 전압이 680V 미만인지 확인합니다. 피드백 권선이 양호한 라인 및 부하 레귤레이션을 위해 허용 가능한 한도까지 안정화되었는지 확인합니다.

**클램프 회로에서 고속 및 저속 다이오드의 영향**

저속 역 리커버리 다이오드(>1 $\mu$ s)는 피드백 전압 링잉을 감소시키고 출력 레귤레이션을 향상시킵니다. 고속 다이오드(500ns)를 사용하면 링잉 진폭을 증가시켜 출력 리플을 증가시킬 수 있습니다. 그림 19에서

는 FR104 다이오드를 사용했을 때의 링 진폭(더 큰 쪽)이 샘플링 전압에서 2.5 $\mu$ s~3.1 $\mu$ s 기간 동안 최대 8%의 오류를 나타냅니다.

**트랜스포머 권선 배열의 예 (E-Shields™ 포함)**

PIXIs 스프레드시트 설계가 완료되면 트랜스포머 설계를 작성하는 데 모든 필수 정보를 사용할 수 있습니다. 이 섹션에는 권선 순서 및 파워 인테그레이션스(Power Integrations) 고유의 E-Shield 기술을 포함하는 실용적인 몇 가지 팁을 제시합니다. 쉴드 권선은 커먼 모드 초크의 필요성을 없애고 1차측과 2차측 간에 연결된 Y 클래스 커패시터 값을 줄이거나 없애 전도성 EMI 성능을 개선하고 입력 필터 스테이지를 감소

화합니다. 레퍼런스 권선 번호(WDx)는 그림 20, 21, 22 및 23을 참조하십시오.

**구리 호일 실드**

그림 21의 트랜스포머 설계에서 1차측 권선에서 2차측 권선 사이에 포함된 구리 호일 실드(WD2)는 1차측의 노이즈를 방지하고 파워 서플라이의 전도성 방출 수준을 감소시킵니다. 구리 호일 실드가 있는 트랜스포머는 매우 일정한 EMI 성능을 보여줍니다.

**실드 권선**

더 저렴한 실딩 방법은 E-Shield 기술입니다. 그림 23에서 트랜스포머의 첫 번째 레이어는 감쇄 실드 권선(WD2)입니다. PIXIs에서 1차측 턴 수  $N_p$  [D74]를 가져와 레이어 수  $L$  [D56]으로 나눠 턴 수를 계산합니다. 그 결과 값을 2로 나눕니다( $N_{SHIELD} = 0.5 \times (N_p/L)$ ). 그러면 시작 값이 산출되며 전도성 EMI 방출을 최소화하기 위해 조정이 필요할 수 있습니다. 실드 권선의 끝은 플로우팅되어 있습니다. 보빈 쪽을 완전히 채우는 전선 게이지를 선택합니다.

**1차측 권선**

두번째 권선(WD1)이 1차측 권선입니다. PIXIs에서 권선 수  $N_p$  [D74], 레이어 수  $L$  [D56] 및 전선 게이지 AWG [D86]를 찾습니다. 그림 23과 같이 1차측 시작은 MOSFET의 드레인 노드입니다. 1mm 테이프(선택 사항)는 트랜스포머 설계를 생산 변동에 덜 민감하게 만들어 EMI 반복성을 개선하는 데 사용할 수 있습니다. 테이프 마진을 포함하려면 PIXIs 스프레드시트의 셀 [B55]에 1mm의 마진 값을 입력합니다.

**피드백 권선 및 바이어스 권선**

PIXIs에서 권선 수  $N_{FB}$  [D30]를 찾습니다. 전도성 EMI 노이즈를 줄이면 이 권선이 전체 보빈 쪽을 덮어야 합니다. 이렇게 하려면 여러 가닥 권선을 사용하고 최적의 전선 게이지 및 가닥(병렬 권선 전선) 수를 찾으려면 여러 차례 실험을 거쳐야 합니다. 여러 가닥 권선이 단일 보빈 핀에서 끝나는 경우 생산성 문제로 인해 일반적으로 4개 이상의 가닥 수는 권장되지 않습니다.

**2차측 권선**

PIXIs에서 2차측 턴 수  $NS$  [D57]를 찾습니다. 피드백 권선 시작과 동일한 보빈측에서 2차측 권선을 시작합니다. 보빈 권선 범위의 쪽을 완전히 채우는 전선 게이지를 선택합니다. 안전 공간 요구 사항(일반적으로 6mm~6.2mm)을 충족하고 필요한 트랜스포머 코어 크기를 최소화하기 위해 넓은 테이프 마진에 대한 필요성을 없애려면 2차측 권선에 대해 3중 절연선을 사용하는 것이 좋습니다.

**설계 팁**

**권선비에 의해 발생된 전압( $V_{OR}$ ) 조정**

다른 파워 인테그레이션스(Power Integrations) 디바이스 제품군에 대한 설계 스프레드시트의 사용자는 LinkSwitch-3 스프레드시트에서 일부 파라미터( $V_{OR}$ ,  $N_s$  및  $N_p$ )를 직접 변경할 수 없다는 사실을 알아챌 것입니다. 이러한 파라미터를 변경하려면 아래 표시된 관계를 사용해야 합니다.

- $V_{OR}$ :  $D_{CON}$  또는  $F_s$ 를 늘리면  $V_{OR}$ 의 값이 감소
- $N_s$ :  $D_{CON}$ 가 증가하면  $N_s$ 이 증가
- $N_p$ :  $B_{M(TARGET)}$ 에 따라 결정

**CV 레귤레이션**

FEEDBACK 핀 전압( $V_{FBH}$ )과 작은 온도 계수( $TC_{VFB}$ )의 정밀한 오차는 CV 작동 중 정밀한 출력 전압 레귤레이션을 제공합니다.

무부하 및 풀부하 상태에서 출력 전압 차이를 최적화하려면 두 가지 주요 요인을 해결해야 하는데,

1. 무부하 전압 상승과
2. 케이블 전압 강하 보정입니다.

무부하 전압 상승의 경우 다음과 같이 이러한 출력 전압 상승과 관련된 여러 요인이 있습니다. 8단계 출력 다이오드 및 더미 부하 선택에서 다른 더미 부하 저항 선택, 바이어스 권선의 저항  $R8$ (그림 16) -  $R8$  값이 너무 낮으면 무부하 상태에서 출력 전압이 더 높게 상승할 수 있음, 1차측 인덕턴스가 더 높은 낮은 스위칭 주파수에서 설계된 트랜스포머 - 메인 출력에 더 높은 무부하 에너지를 전달하게 됨

케이블 전압 강하 보정의 경우 LinkSwitch-3는 케이블 전압 강하 보정 옵션을 제공하며 케이블 전압 강하 보정 정도는 디바이스 부품 번호의 세 번째 숫자에 따라 정해집니다. 필요한 보정은 케이블뿐만 아니라 커넥터 저항도 포함하는 케이블 저항을 기반으로 합니다. 예를 들어, 케이블 저항이 150mΩ인 경우 풀부하 상태에서 전압 강하(예: 5V 및 2A)는  $0.15\Omega \times 2A = 0.3V$ 이므로,  $5V \times 6\% = 0.3V$  전압 강하를 보정하려면 6% 케이블 보정 부품을 선택해야 합니다. 그림 24는 케이블 전압 강하 보정 성능이 다른 케이블 끝에서의 출력 전압을 보여줍니다. 보정이 과도하거나 부족한 경우 케이블 전압 강하 보정을 최적화해야 합니다.




그림 24. 케이블 끝에서의 CV 레귤레이션 출력 전압

**CV 및 CC 레벨 집중화**

LinkSwitch-3는 전체적인 출력 오차를 제공합니다(라인, 부동 변동, 온도 포함). 0°C~110°C의 정선 온도 범위에서 CV 작동에서의 출력 전압의 경우 ±5%, CC 작동에서의 출력 전류의 경우 ±10%입니다.

CV 레귤레이션 레벨을 조정하고 CC 레벨을 일정하게 유지하는 방법은 FEEDBACK 핀 저항  $R_{UPPER}/R_{LOWER}$ 의 비율을 조정하고 출력 전류를 그에 비례하여 높이거나 줄이는 것입니다. 그림 25는  $R_{UPPER}/R_{LOWER}$ 의 비율 변화에 따른 CV 레귤레이션 이동을 보여줍니다. CC 레벨을 조정하는 방법은  $R_{UPPER}/R_{LOWER}$ 의 비율을 일정하게 유지하는 동시에  $R_{UPPER}$  및  $R_{LOWER}$ 를 높이거나 줄이는 것입니다. CC 레벨을 줄이거나 늘리는 동안에는 CV 레귤레이션이 영향을 받지 않습니다. 그림 26은  $R_{UPPER}/R_{LOWER}$ 의 비율을 일정하게 유지하는 동시에  $R_{UPPER}$  및  $R_{LOWER}$ 를 높이거나 줄이는 것에 따른 CC 레벨 이동을 보여줍니다. CV 레귤레이션 및 CC 레벨에 최적화된 FEEDBACK 핀 저항을 선택하려면 최소 30pcs의 보드를 테스트하는 것이 좋습니다.




그림 25. CC를 일정하게 유지하기 위해  $R_{UPPER}/R_{LOWER}$  비율을 조정하고, 출력 전력을 그에 비례하여 높이거나 줄이는 CC/CV 집중화의 예




그림 26. FEEDBACK 핀 저항( $R_{UPPER}$  및  $R_{LOWER}$ )을 조정하는 CC/CV 집중화의 예,  $R_{UPPER}/R_{LOWER}$  비율을 일정하게 유지

### 과도 부하 응답

LinkSwitch-3는 1차측 컨트롤 IC입니다. 단일 펄스가 방출될 때마다 트랜스포머 바이어스 권선에서 피드백이 생성됩니다. IC에는 연속되는 두 펄스 사이의 출력 상태에 대한 정보가 없습니다. 파워 서플라이의 worst-case 반응 시간은  $1/F_{SW(MIN)}$ 이기 때문에 과도 응답이 최소 작동 스위칭 주파수의 기능입니다. 그림 27과 같이 최소 과도 전압은 영역 1과 영역 2로 구성됩니다.

영역 1의 전압 강하는 케이블 저항을 통한 전압 강하에 의해 발생합니다.

$$\Delta V_1 = I_{OUT} \times R_{CABLE}$$

여기서  $R_{CABLE}$ 이 케이블 저항입니다.

영역 2의 전압 강하는 출력 커패시터 방전에 의해 발생합니다.

$$\Delta V_2 = I_{OUT} \times (t_2 - t_1) / C_{OUT}$$

여기서  $C_{OUT}$ 는 출력 커패시터 값이고,  $1/(t_2 - t_1)$ 는 최소 스위칭 주파수입니다. 영역 2의 전압 강하는 출력 커패시터 및 스위칭 주파수의 기능입니다. 출력 커패시터를 증가시키면 과도 부하 중에 언더슈트 전압이 향상되고 더미 부하 저항을 감소시켜 최소 스위칭 주파수를 증가시키면 역시 언더슈트 전압 향상에 도움이 될 수 있습니다. 더미 부하 저항을 감소시킬 때는 무부하 전력 소비가 늘어날 수 있으므로 주의해야 합니다.




그림 27. 케이블 끝에서의 출력 전압 및 부하 전류

설계 권장 사항

회로 기판 레이아웃

LinkSwitch-3는 하나의 칩에 컨트롤러와 고전압 MOSFET을 통합시킨 고집적 파워 서플라이 솔루션입니다. 아날로그 신호와 함께 높은 스위칭 전류와 전압으로 파워 서플라이가 안정적이고 문제 없이 작동하도록 반드시 알맞은 PCB 설계 방식을 따르는 것이 중요합니다. LinkSwitch-3에 권장되는 PCB 레이아웃은 그림 28과 29를 참조하십시오. LinkSwitch-3 기반 파워 서플라이용 인쇄 회로 기판 설계 시 다음 지침을 따라야 합니다. 그림 30은 부적절한 레이아웃 설계 예제를 보여줍니다.

단일 지점 그라운드

LinkSwitch-3 SOURCE 핀, 바이어스 권선 복귀를 입력 필터 커패시터의 마이너스 단자와 연결하는 단일 지점(Kelvin) 연결을 사용하십시오. 이는 서지 전류를 바이어스 권선에서 입력 필터 커패시터로 직접 복귀시켜 서지 내성을 향상합니다.

바이패스 커패시터

BYPASS 핀 커패시터는 SOURCE 핀과 BYPASS 핀에 최대한 가까이 있어야 합니다.

피드백 저항

피드백 저항을 LinkSwitch-3 디바이스의 FEEDBACK 핀에 직접 배치합니다. 노이즈 커플링이 최소화됩니다.

써멀 고려 사항

SOURCE 핀에 연결된 구리 영역은 LinkSwitch-3 히트싱크 역할을 합니다. LinkSwitch-3가 출력 전력을 10% 소모하는 것으로 예상됩니다. 충분한 구리 영역을 제공하여 SOURCE 핀 온도를 110°C 아래로 유지하십시오.




그림 28. 권장 레이아웃으로 구성된 회로도 표시

시오. 더 높은 온도는 설계 시  $\pm 10\%$  이상의 출력 전류(CC) 오차가 허용될 경우에만 가능합니다. 이 경우 부품 간  $R_{DS(ON)}$  변화를 위한 마진을 제공하기 위해 최대 SOURCE 핀 온도를 110°C 아래로 권장합니다. 히트싱크에 작은 구리 면적은 항상 피해야 합니다.




그림 29. PCB(왼쪽 상단) (오른쪽 하단) 레이아웃 예시는 P 패키지를 사용한 10W 설계를 보여줍니다

**2차측 루프 면적**

반사 패턴 인덕턴스 및 EMI를 최소화하려면 2차측 권선, 출력 다이오드 및 출력 필터 커패시터를 연결하는 루프 면적을 최소화합니다. 또한 히트싱크용으로 다이오드의 애노드와 캐소드 단자에 충분한 구리 영역을 제공합니다. 노이즈가 없는 더 큰 캐소드 단자 영역을 제공합니다. 애노드 영역이 크면 고주파 방사 EMI가 증가할 수 있습니다.

**정전기 방전 스파크 갭**

패턴은 스파크 갭의 1개 전극을 구성하기 위해 절연 배리어를 따라 배치되어야 합니다. 2차측의 다른 전극은 출력 노드에 의해 구성됩니다. 스파크 갭은 ESD 에너지를 2차측 후면에서 AC 입력으로 유도합니다. 다른 노드에 원치 않는 아크의 발생 및 회로 손상을 방지하기 위해 AC 입력에서 스파크 갭 전극으로의 패턴은 다른 패턴으로부터 멀리 떨어져 있어야 합니다.

**드레인 클램프 최적화**

LinkSwitch-3는 1차측에서의 피드백 권선을 감지하여 출력을 레귤레이션합니다. 피드백 권선에서 나타나는 전압은 내부 MOSFET이 OFF 상태인 동안 2차측 권선 전압의 반사 전압입니다. 그러므로 누설 인덕턴스 유도 링잉은 출력 레귤레이션에 영향을 미칠 수 있습니다. 드레인 클램프를 최적화하여 고주파수 링잉을 최소화하면 가장 좋은 레귤레이션이 가능합니다. 그림 31은 이상적인 드레인 전압 파형을 보여줍니다. 누설 인덕턴스로 인한 링잉 때문에 큰 언더슈트가 발생하면 그림 32와 이 파형을 비교해 보십시오. 이러한 링잉과 그 효과는 출력 전압 레귤레이션

성능을 저하시킵니다. 링잉과 링잉으로 인해 발생할 수 있는 언더슈트를 줄이려면 클램프 다이오드와 직렬로 연결된 저항 값(그림 16의 R3)을 조정하십시오.

**빠른 설계 확인 목록**

어떤 파워 서플라이를 설계하든지 가장 나쁜 조건 시 부품의 사양을 초과하지 않는지를 확인하기 위해 LinkSwitch-3 설계를 검증해야 합니다.

이를 위해 다음과 같은 최소한의 테스트는 반드시 수행되어야 합니다.

1. 최대 드레인 전압 - 피크  $V_{DS}$ 가 최고 입력 전압 및 최대 출력 전력에서 680V를 초과하지 않는지 확인합니다.
2. 최대 드레인 전류 - 최대 주변 온도, 최대 입력 전압 및 최대 출력 부하 상태에서 스타트 업할 때의 드레인 전류 파형이 트랜스포머가 포화될 징후가 있는지, 과도한 리딩 엣지 전류 스파이크의 징후가 보이는지 확인합니다.  
LinkSwitch-3는 170ns의 리딩 엣지 블랭킹 시간이 있기 때문에 ON-사이클의 조기 종료를 방지합니다.
3. 썬들 검사 - 최대 출력 전력, 최소 및 최대 입력 전압, 최대 주변 온도에서 LinkSwitch-3, 트랜스포머, 출력 다이오드 및 출력 커패시터의 온도가 지정된 온도 사양을 초과하지 않는지 확인합니다. LinkSwitch-3의  $R_{DS(ON)}$ 의 부품을 변동하려면 데이터 시트에 지정되어 있는 대로 충분한 썬들 마진을 확보해야 합니다. 10% CC 오차를 보장하기 위해 최대 SOURCE 핀 온도를 110°C로 권장합니다.




그림 30. 부적절한 레이아웃으로 인한 전기적 영향으로 구성된 회로도 표시




그림 31. 원하는 드레인 파형




그림 32. 원하지 않는 드레인 파형




그림 33. Y 커패시터를 사용하는 경우 입력 컨덕터의 올바른 위치

---

## 참고

개정	참고	날짜
A	최초 출시	04/15
B	텍스트 수정	04/19

### 최신 업데이트에 대한 자세한 내용은 당사 웹사이트를 참고하십시오. [www.power.com](http://www.power.com)

파워 인테그레이션스(Power Integrations)는 안정성 또는 생산성 향상을 위하여 언제든지 당사 제품을 변경할 수 있는 권한이 있습니다. 파워 인테그레이션스(Power Integrations)는 본 문서에서 설명하는 디바이스나 회로 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 파워 인테그레이션스(Power Integrations)는 어떠한 보증도 제공하지 않으며 모든 보증(상품성에 대한 묵시적 보증, 특정 목적에의 적합성 및 타사 권리의 비침해를 포함하며 이에 국한되지 않음)을 명백하게 부인합니다.

### 특허 정보

본 문서에서 설명하는 제품 및 애플리케이션(제품의 외부 트랜스포머 구성 및 회로 포함)은 하나 이상의 미국 및 해외 특허 또는 파워 인테그레이션스(Power Integrations)에서 출원 중인 미국 및 해외 특허에 포함될 수 있습니다. 파워 인테그레이션스(Power Integrations)의 전체 특허 목록은 [www.power.com](http://www.power.com)에서 확인할 수 있습니다. 파워 인테그레이션스(Power Integrations)는 고객에게 [www.power.com/ip.htm](http://www.power.com/ip.htm)에 명시된 특정 특허권에 따른 라이선스를 부여합니다.

### 수명 유지 장치 사용 정책

파워 인테그레이션스(Power Integrations)의 제품은 파워 인테그레이션스(Power Integrations) 사장의 명백한 문서상의 허가가 없는 한 수명 유지 장치 또는 시스템의 핵심 부품으로 사용할 수 없습니다. 자세한 정의는 다음과 같습니다.

1. 수명 유지 장치 또는 시스템이란 (i) 신체에 외과적 이식을 목적으로 하거나, (ii) 수명을 지원 또는 유지하고, (iii) 사용 지침에 따라 올바르게 사용되는 경우에도 작동이 실패하여 사용자에게 상당한 부상 또는 사망을 초래할 수 있는 장치 또는 시스템입니다.
2. 핵심 부품이란 부품의 작동이 실패하여 수명 유지 장치 또는 시스템의 작동이 실패하거나, 해당 장치 또는 시스템의 안전성 및 효율성에 영향을 줄 수 있는 수명 유지 장치 또는 시스템에 사용되는 모든 부품입니다.

파워 인테그레이션스(Power Integrations), 파워 인테그레이션스(Power Integrations) 로고, CAPZero, ChiPhy, CHY, DPA-Switch, EcoSmart, E-Shield, eSIP, eSOP, HiperPLC, HiperPFS, HiperTFS, InnoSwitch, Innovation in Power Conversion, InSOP, LinkSwitch, LinkZero, LYTSwitch, SENZero, TinySwitch, TOPSwitch, PI, PI Expert, SCALE, SCALE-1, SCALE-2, SCALE-3 및 SCALE-iDriver는 Power Integrations, Inc.의 상표이며, 기타 상표는 각 회사의 재산입니다. ©2019, Power Integrations, Inc.

### 파워 인테그레이션스(Power Integrations) 전 세계 판매 지원 지역

<b>본사</b> 5245 Hellyer Avenue San Jose, CA 95138, USA 본사 전화: +1-408-414-9200 고객 서비스: 전 세계: +1-65-635-64480 북미: +1-408-414-9621 이메일: <a href="mailto:usasales@power.com">usasales@power.com</a>	<b>독일(AC-DC/LED 판매)</b> Einsteinring 24 85609 Dornach/Aschheim Germany 전화: +49-89-5527-39100 이메일: <a href="mailto:eurosales@power.com">eurosales@power.com</a>	<b>이탈리아</b> Via Milanese 20, 3rd. Fl. 20099 Sesto San Giovanni (MI) Italy 전화: +39-024-550-8701 이메일: <a href="mailto:eurosales@power.com">eurosales@power.com</a>	<b>싱가포르</b> 51 Newton Road #19-01/05 Goldhill Plaza Singapore, 308900 전화: +65-6358-2160 이메일: <a href="mailto:singaporesales@power.com">singaporesales@power.com</a>
<b>중국(상하이)</b> Rm 2410, Charity Plaza, No. 88 North Caoxi Road Shanghai, PRC 200030 전화: +86-21-6354-6323 이메일: <a href="mailto:chinasales@power.com">chinasales@power.com</a>	<b>독일(게이트 드라이버 판매)</b> HellwegForum 1 59469 Ense Germany 전화: +49-2938-64-39990 이메일: <a href="mailto:igbt-driver.sales@power.com">igbt-driver.sales@power.com</a>	<b>일본</b> Yusen Shin-Yokohama 1-chome Bldg. 1-7-9, Shin-Yokohama, Kohoku-ku Yokohama-shi, Kanagawa 222-0033 Japan 전화: +81-45-471-1021 이메일: <a href="mailto:japansales@power.com">japansales@power.com</a>	<b>대만</b> 5F, No. 318, Nei Hu Rd., Sec. 1 Nei Hu Dist. Taipei 11493, Taiwan R.O.C. 전화: +886-2-2659-4570 이메일: <a href="mailto:taiwansales@power.com">taiwansales@power.com</a>
<b>중국(셴젠)</b> 17/F, Hivac Building, No. 2, Keji Nan 8th Road, Nanshan District, Shenzhen, China, 518057 전화: +86-755-8672-8689 이메일: <a href="mailto:chinasales@power.com">chinasales@power.com</a>	<b>인도</b> #1, 14th Main Road Vasanthanagar Bangalore-560052 India 전화: +91-80-4113-8020 이메일: <a href="mailto:indiasales@power.com">indiasales@power.com</a>	<b>대한민국</b> RM 602, 6FL Korea City Air Terminal B/D, 159-6 Samsung-Dong, Kangnam-Gu, Seoul, 135-728, Korea 전화: +82-2-2016-6610 이메일: <a href="mailto:koreasales@power.com">koreasales@power.com</a>	<b>영국</b> Building 5, Suite 21 The Westbrook Centre Milton Road Cambridge CB4 1YG 전화: +44 (0) 7823-557484 이메일: <a href="mailto:eurosales@power.com">eurosales@power.com</a>